Fast and accurate statistical timing analysis of digital circuits for timing yield estimation based on transistor level simulations
Transistör düzeyi simülasyonlara dayanan zamanlama verimi tahmini için sayısal devrelerin hızlı ve doğru istatiksel zamanlama analizi
- Tez No: 270060
- Danışmanlar: DOÇ. DR. ALPER DEMİR, YRD. DOÇ. DR. SERDAR TAŞIRAN
- Tez Türü: Doktora
- Konular: Bilgisayar Mühendisliği Bilimleri-Bilgisayar ve Kontrol, Elektrik ve Elektronik Mühendisliği, Computer Engineering and Computer Science and Control, Electrical and Electronics Engineering
- Anahtar Kelimeler: Belirtilmemiş.
- Yıl: 2010
- Dil: İngilizce
- Üniversite: Koç Üniversitesi
- Enstitü: Fen Bilimleri Enstitüsü
- Ana Bilim Dalı: Bilgisayar Mühendisliği Ana Bilim Dalı
- Bilim Dalı: Belirtilmemiş.
- Sayfa Sayısı: 123
Özet
Tümleşik devre (yonga) teknolojisi, devrelerde kullanılan transistörlerin boyutu bakımından mikron altı rejime indikçe tümleşik devre üretim işlemi, yongaların hız performanslarında belirsizliğe sebep olan devre parametreleri değişkenliklerinden muzdarip hale gelmektedir. Üretim işlemindeki istatistiksel değişkenliklerin göz ardı edilemez seviyelere ulaşması bu değişkenlikleri hesaba katan istatistiksel zamanlama analizini zorunlu kılmıştır. Parametre değişkenliklerinin bir sonucu olarak aynı devreye ait olan üretilmiş her yonga farklı parametre değerlerine ve dolayısıyla farklı bir hız performansına sahiptir. Hız testinde başarılı olan yongalar satış için paketlenirken başarısız olanlar atılır. İstatiksel zamanlama analizinin ana amaçlarından birisi hız testlerini geçecek yongaların oranı olan zamanlama verimini tahmin etmektir. Sayısal devreler için önerilmiş olan istatiksel zamanlama analizlerinin neredeyse hepsi blok (mantık geçidi) düzeyinde çalışan metotlardır ve bunlara istatiksel statik zamanlama analizi ismi verilir, çünkü bu metotlar istatiksel olmayan statik zamanlama analizinin istatiksel duruma doğrudan genellemeleridir. Ancak blok düzeyi istatiksel zamanlama analizi birçok yaklaşım ve tahmin içermesi sebebiyle doğruluktan yoksundur. Bu tezde, transistör düzeyinde devre simülasyonlarına dayalı doğru istatistiksel zamanlama analizi boşluğunu doldurmaya çalışıyoruz. Bu amaçla, ilk olarak, bir devre içindeki değişkenlikleri modellemek ve istatistiksel olarak kritik olan yolları belirlemek için literatürdeki farklı teknikleri birleştiren yeni ve kapsamlı bir istatistiksel zamanlama analizi aracı öneriyoruz. Ama bizim esas orijinal katkımız, zamanlama verimini doğru ve hızlı bir şekilde tahmin eden bir metot elde etmek için önem örneklemesi yöntemini farklı bir şekilde transistör düzeyi Monte Carlo istatiksel zamanlama analizinin hızını arttırmak için kullanmaktır. Metodumuzu ISCAS'85 değerlendirme devrelerinde test ettik ve sonuçlar bizim önem örneklemesi tabanlı zamanlama verimi tahmin metodumuzun hızı ortalama 150 kat arttırdığını gösterdi.
Özet (Çeviri)
As the Integrated Circuit (IC) technology scales down to deep sub-micron regime in terms of sizes of transistors used inside circuits, the IC manufacturing process suffers from circuit parameter variations, which cause uncertainties in the speed of the chips. The statistical variations of manufacturing process have increased to a non-negligible level, which necessitates statistical timing analysis considering the variations. As a result of the parameter variations, each manufactured chip of the same circuit has different parameter values and thus a different speed performance. The manufactured chips, which pass the speed tests, are packaged for marketing and others that fail the tests are discarded. One of the main aims of statistical timing analysis is to estimate timing yield, which is simply the fraction of chips that pass the speed tests. Almost all proposed statistical timing analysis methods for digital circuits are block (gate) level methods and they are called statistical static timing analysis (SSTA) methods, as they are direct generalizations of deterministic static timing analysis (DSTA) to the statistical case. However, block level statistical timing analysis lacks accuracy as it contains many approximations. In this thesis, we try to fill the gap for accurate statistical timing analysis based on transistor level circuit simulations. For this purpose, we first propose a new comprehensive statistical timing analysis tool that combines different techniques in the literature for modeling variations and extracting the statistically critical paths in a circuit. But our main novel contribution is timing yield estimation using importance sampling in a novel manner in order to speed up transistor level Monte Carlo (TL-MC) statistical timing analysis for obtaining both an accurate and efficient timing yield estimation method. We test our method on ISCAS?85 circuits and the results show that our IS based yield estimation method improves the speed performance two orders of magnitude on the average.
Benzer Tezler
- GEPOS CEO ve SKI GPS yazılımlarının özellikleri ve karşılaştırılması
The Properties of GEPOS CEO and SKI GPS softwares and their comparision
NURİ SAĞIR
- Optimal exoskeleton design and e ffective human-in-the-loop control frameworks for rehabilitation robotics
Rehabilitasyon robotları için optimal dış-iskelet ve etkin insan etkileşimli kontrol çatıları tasarımı
AHMETCAN ERDOĞAN
Doktora
İngilizce
2014
Fizyoterapi ve RehabilitasyonSabancı ÜniversitesiMekatronik Ana Bilim Dalı
DOÇ. DR. VOLKAN PATOĞLU
- Start-up firmalarının değerlemesi ve start-up yatırımlarının başarısını etkileyen unsurlar
Valuation of start-up companies and factors affecting start-up investment success
BERTAÇ ŞAKİR ŞAHİN
- Using an electronic gyroscope with real-time microcontroller; design and implementation of an impedance type kinesthetic interface with high pose, force and timing fidelity
Elektronik jiroskop ve gerçek zamanlı mikro kontrolcü kullanılarak, yüksek durum, kuvvet ve zamanlama doğruluğuna sahip empedans tipi kinestetik cihazın tasarımı ve gerçekleştirimi
SEYİT YİĞİT SIZLAYAN
Yüksek Lisans
İngilizce
2019
Elektrik ve Elektronik MühendisliğiOrta Doğu Teknik ÜniversitesiElektrik-Elektronik Mühendisliği Ana Bilim Dalı
DR. ÖĞR. ÜYESİ MUSTAFA MERT ANKARALI
- Uydu görüntüleri, meteorolojik veriler ve kamera fotoğrafları ile pamuk ve mısır bitkileri için rekolte tahmin modeli tasarımı: Şanlıurfa örneği
Crop yield estimation model design for cotton and maize crops using satellite imagery, meteorological data and camera photographs: Şanlıurfa case study
UĞUR ALGANCI
Doktora
Türkçe
2014
Jeodezi ve Fotogrametriİstanbul Teknik ÜniversitesiGeomatik Mühendisliği Ana Bilim Dalı
PROF. DR. CANKUT ÖRMECİ