Geri Dön

Yonga-üstü-ağlar için hatalara dayanıklı uyarlanabilen yönlendirme algoritması tasarımı

Fault-tolerant adaptive routing algorithm design for network-on-chips

  1. Tez No: 547293
  2. Yazar: ANIL İPEK
  3. Danışmanlar: DOÇ. DR. SÜLEYMAN TOSUN
  4. Tez Türü: Yüksek Lisans
  5. Konular: Bilgisayar Mühendisliği Bilimleri-Bilgisayar ve Kontrol, Computer Engineering and Computer Science and Control
  6. Anahtar Kelimeler: Belirtilmemiş.
  7. Yıl: 2019
  8. Dil: Türkçe
  9. Üniversite: Hacettepe Üniversitesi
  10. Enstitü: Fen Bilimleri Enstitüsü
  11. Ana Bilim Dalı: Bilgisayar Mühendisliği Ana Bilim Dalı
  12. Bilim Dalı: Belirtilmemiş.
  13. Sayfa Sayısı: 58

Özet

Entegre devre sistemlerinde; teknoloji ilerledikçe çekirdek sayısı artmakta, transistor boyutları gittikçe küçülmektedir. Bu durum, üretilen söz konusu yapıları hatalara karşı daha hassas bırakmaktadır. Başarımı ön planda tutan tasarımcılar, olası olumsuzluklarda tolerans gösterebilecek daha karmaşık algoritmalara ihtiyaç duymakta ve klasik yaklaşımlardan uzak durmaktadır. Yonga-üstü-Ağ (YüA) kavramı burada devreye girerek ölçeklenebilirlik ve gecikme süresi gibi alanlarda devreye esneklik kazandırarak üstünlük sağlamaktadır. Tez çalışması kapsamında da çok düğümlü yapılarda yaşanan tıkanıklık ve geçici / kalıcı hata gibi performansı etkileyen sorunlar ele alınarak bir yönlendirme algoritması tasarlanması hedeflenmiştir. Güçlü makine öğrenme mekanizmasıyla HARAQ, öncül yöntem olarak değerlendirilmiş ve tespit edilen sahte tıkanıklık problemi olasılıksal bir şekilde bertaraf edilerek algoritmaya hataya dayanıklılık özelliği kazandırılmıştır. Anlatılanların bir sonucu olarak, benzer akademik çalışmalarda pek rastlanmayan hem tıkanıklık farkında hem hata kaldırabilen, uyarlanabilir HAFTA yöntemi ortaya konmuştur. Deney aşamasında, yaygın trafik modelleri ile birtakım benzetimler gerçekleştirilmiş ve tasarlanan algoritmanın başarısı hakkında, belirlenen ölçütler açısından değerlendirme yapılmıştır.

Özet (Çeviri)

As the technology advances in integrated circuit systems, the number of cores increases and dimensions of transistors are getting smaller. This leaves the relevant structures more susceptible to errors. Designers, who prioritize performance, avoid classical approaches and need more complicated algorithms that can tolerate possible adversities. The concept of the Network-on-Chip (NoC) comes into play, giving flexibility to the circuit in areas such as scalability and delay time. Within the scope of the thesis study, it is aimed to design a routing algorithm by tackling the problems affecting the performance such as congestion and temporary / permanent error in multi-node structures. HARAQ has been evaluated as a premise method with its powerful machine learning mechanism. The identified bogus jam issue has been eliminated in a probabilistic way and the algorithm is strengthened by fault tolerance feature. As a result of the described, congestion-aware and error-tolerant adaptive HAFTA method has been introduced, which is uncommon in similar academic studies. In the experimental phase, some simulations were carried out with widespread traffic models and the success of the designed algorithm was evaluated in terms of the determined criteria.

Benzer Tezler

  1. Yonga-üstü-ağlar için uygulamaya özgü yeniden yapılandırılabilir topoloji tasarımı

    Application-specific reconfigurable topology design for network-on-chips

    PINAR KÜLLÜ

    Doktora

    Türkçe

    Türkçe

    2020

    Bilgisayar Mühendisliği Bilimleri-Bilgisayar ve KontrolHacettepe Üniversitesi

    Bilgisayar Mühendisliği Ana Bilim Dalı

    PROF. DR. SÜLEYMAN TOSUN

  2. Düşük-gerilimli SRAM aygıtları için gerçek rastgele sayı üretme ve hata modelleme yöntemleri

    True random number generation and fault modeling methods for reduced-voltage SRAM devices

    İSMAİL EMİR YÜKSEL

    Yüksek Lisans

    Türkçe

    Türkçe

    2022

    Bilgisayar Mühendisliği Bilimleri-Bilgisayar ve KontrolTOBB Ekonomi ve Teknoloji Üniversitesi

    Bilgisayar Mühendisliği Ana Bilim Dalı

    PROF. DR. OĞUZ ERGİN

  3. Optimization methodology for application mapping in wireless network-on-chip

    Kablosuz yonga-üstü-ağlar için uygulama eşleme optimizasyon metodolojisi

    ALPEREN ÇAKIN

    Yüksek Lisans

    İngilizce

    İngilizce

    2022

    Bilgisayar Mühendisliği Bilimleri-Bilgisayar ve KontrolHacettepe Üniversitesi

    Bilgisayar Mühendisliği Ana Bilim Dalı

    PROF. DR. SÜLEYMAN TOSUN

  4. Congestion-aware adaptive routing algorithm design for 3D Network-on-Chip

    3D yonga-üstü-ağlar için tıkanıklığa duyarlı uyarlanabilen yönlendirme algoritma tasarımı

    NURETTİN BÖLÜCÜ

    Yüksek Lisans

    İngilizce

    İngilizce

    2021

    Bilgisayar Mühendisliği Bilimleri-Bilgisayar ve KontrolHacettepe Üniversitesi

    Bilgisayar Mühendisliği Ana Bilim Dalı

    PROF. DR. SÜLEYMAN TOSUN

  5. Arıza kaldırabilir yonga-üstü-ağlar için topoloji oluşturma, uygulama eşleme ve yönlendirme algoritmalarının tasarlanması

    Designing topology generation, application mapping, and routing algorithms for fault-tolerant network-on-chips

    VAHID BABAEI AJABSHIR

    Yüksek Lisans

    Türkçe

    Türkçe

    2015

    Bilgisayar Mühendisliği Bilimleri-Bilgisayar ve KontrolAnkara Üniversitesi

    Bilgisayar Mühendisliği Ana Bilim Dalı

    PROF. DR. İMAN ASKERBEYLİ

    DOÇ. DR. SÜLEYMAN TOSUN