FPGA hardware acceleration for ultra-low-latency machine learning: architecture and system-level implementation for high-frequency trading
Ultra düşük gecikmeli makine öğrenimi için FPGA donanım hızlandırıcı: yüksek hızlı ticaret için mimari ve sistem seviyesinde implementasyonu
- Tez No: 995390
- Danışmanlar: PROF. DR. ŞENAN ECE SCHMİDT
- Tez Türü: Yüksek Lisans
- Konular: Elektrik ve Elektronik Mühendisliği, Electrical and Electronics Engineering
- Anahtar Kelimeler: FPGA, Yüksek frekanslı ticaret, FPGA, High-frequency trading
- Yıl: 2026
- Dil: İngilizce
- Üniversite: Orta Doğu Teknik Üniversitesi
- Enstitü: Fen Bilimleri Enstitüsü
- Ana Bilim Dalı: Elektrik-Elektronik Mühendisliği Ana Bilim Dalı
- Bilim Dalı: Elektrik Elektronik Mühendisliği Bilim Dalı
- Sayfa Sayısı: Belirtilmemiş.
Özet
Ultra-düşük gecikmeli orta fiyat (mid-price) tahmini, Yüksek Frekanslı Alım-Satım (High Frequency Trading – HFT) sistemlerinin temel bileşenlerinden biridir. Bu tez, HFT için mikrosaniyenin altındaki gecikme sınırları içerisinde doğru tahminler elde edebilmek amacıyla XGBoost makine öğrenmesi modellerinin FPGA üzerinde gerçekleştirilmesini incelemektedir. Bu doğrultuda, model özelliklerinin tamsayı semantiği ile üretildiği bir yaklaşım benimsenmiş; kayan noktalı tanımlar, çalışma zamanı normalizasyonu ve bölme işlemleri tamamen ortadan kaldırılmıştır. XGBoost modeli FPGA üzerinde tamamen açılmış, LUT-tabanlı bir RTL mimarisi kullanılarak gerçeklenmiştir. Mevcut LUT-tabanlı karar ağacı mimarilerinden farklı olarak, önerilen yaklaşım işaretli özellikleri ve regresyon tipi XGBoost model dönüşümlerini desteklemekte, böylece LUT-tabanlı çıkarım mimarilerinin yalnızca sınıflandırma ve işaretsiz özellik varsayımlarıyla sınırlı kalmasının ötesine geçmektedir. Tez çalışmasının çıktısı, FPGA üzerinde düşük gecikmeli uçtan uca XGBoost gerçekleşimi için donanım farkındalıklı bir çerçevedir. Önceki çalışmaların genellikle yalnızca model eğitimi veya izole çıkarım mimarileri ile sınırlı kalmasının aksine, bu tez donanım tabanlı özellik üretimini de içeren eksiksiz bir uçtan uca sistem gerçekleştirmekte olup, literatürde bu kapsamda doğrudan karşılaştırılabilir bir gerçekleştirim bulunmamaktadır. Çerçeve, yeniden yapılandırılmış Limit Emir Defteri (Limit Order Book – LOB) akışları üzerinde çalışmakta ve donanıma yönelik özellik üretim metodolojisini, yapılandırılmış özellik gösterimini ve LOB verilerinden sentezlenebilir donanım tanımlarının otomatik üretimini içermektedir. Sistem, tahmin doğruluğu, donanım kaynak kullanımı ve çıkarım gecikmesi açısından uçtan uca bir FPGA gerçekleştirmesi üzerinden değerlendirilmiştir. Elde edilen sonuçlar, önerilen çerçevenin karşılık gelen yazılım modelinin davranışını koruyarak FPGA üzerinde deterministik ve mikrosaniyenin altında uçtan uca gerçekleşimin mümkün kıldığını göstermekte, böylece gecikmeye duyarlı HFT sistemlerinde makine öğrenmesi tabanlı orta fiyat tahmininin güvenilir biçimde konuşlandırılmasına olanak sağlamaktadır.
Özet (Çeviri)
Mid-price prediction with ultra-low latency is a fundamental component in High Frequency Trading (HFT). This thesis explores the realization of XGBoost machine learning models on FPGA to achieve accurate predictions within sub-microsecond latency for HFT applications. To this end, model features are generated with integer semantics by construction, avoiding floating-point definitions, runtime normalization, and division operations. The XGBoost model is realized using a fully unrolled, LUT-based RTL implementation. Unlike existing LUT-based decision tree architectures, the proposed approach supports signed features and regression XGBoost model conversions, extending LUT-based inference beyond classification-only and unsigned-feature assumptions. The outcome of the thesis is a hardware-aware framework for low-latency, end-to-end deployment of XGBoost models on FPGA platforms. Unlike prior work limited to training or isolated inference, this thesis realizes a complete end-to-end system with hardware-based feature generation, for which no directly comparable implementations exist. The framework operates directly on reconstructed Limit Order Book (LOB) streams and incorporates hardware-oriented feature generation methodology, structured feature representation, and an automated flow for generating synthesizable hardware descriptions from LOB data. The framework is evaluated in terms of prediction accuracy, hardware resource consumption, and inference latency using an end-to-end FPGA realization. The results demonstrate that the proposed framework enables deterministic, sub-microsecond end-to-end inference on FPGA while preserving the behavior of the corresponding software model, enabling reliable deployment of machine learning–based mid-price prediction in latency-critical HFT systems.
Benzer Tezler
- Hardware acceleration with FPGA based electronic boards for machine learning
Makine öğrenimi için FPGA tabanlı elektronik kartlarla donanım hızlandırma
BATUHAN AKKUŞ
Yüksek Lisans
İngilizce
2024
Elektrik ve Elektronik Mühendisliğiİzmir Yüksek Teknoloji EnstitüsüElektronik ve Haberleşme Mühendisliği Ana Bilim Dalı
DR. ÖĞR. ÜYESİ ABDURRAHMAN GÜMÜŞ
DR. ÖĞR. ÜYESİ MEHMET SERKAN APAYDIN
- Hardware acceleration for multiple sequence alignment of proteins
Proteinlerin çoklu dizi hizalaması için donanım hızlandırması
İBRAHİM ATEŞPARE
Yüksek Lisans
İngilizce
2019
Elektrik ve Elektronik MühendisliğiBoğaziçi ÜniversitesiElektrik-Elektronik Mühendisliği Ana Bilim Dalı
DR. ÖĞR. ÜYESİ İSMAİL FAİK BAŞKAYA
- FPGA based hardware accelerator for euler equations with finite volume method
Euler denklemleri için sonlu hacimler yöntemi ile FPGA tabanlı donanım hızlandırıcı
EMİNE ELİF YİĞİT
Yüksek Lisans
İngilizce
2024
Elektrik ve Elektronik Mühendisliğiİstanbul Teknik ÜniversitesiSavunma Teknolojileri Ana Bilim Dalı
DR. ÖĞR. ÜYESİ RAMAZAN YENİÇERİ
- Low power secure SoC for IoT devices using lightweight cryptography acceleration
Nesnelerin interneti için hafif kriptografi hızlandırıcılı düşük güç tüketimli yonga üstü sistem tasarımı
HİKMET SEHA ÖZTÜRK
Yüksek Lisans
İngilizce
2022
Elektrik ve Elektronik MühendisliğiBoğaziçi ÜniversitesiElektrik-Elektronik Mühendisliği Ana Bilim Dalı
DR. ÖĞR. ÜYESİ İSMAİL FAİK BAŞKAYA
- Hardware acceleration of internet of things network stack with dtls support
Dtls destekli nesnelerin interneti ağ yığınının donanımla hızlandırılması
BURAK BATMAZ
Doktora
İngilizce
2023
Elektrik ve Elektronik MühendisliğiEskişehir Teknik ÜniversitesiElektrik-Elektronik Mühendisliği Ana Bilim Dalı
PROF. DR. ATAKAN DOĞAN