Geri Dön

CMOS paralel A/D çeviricide kıyıcı türü karşılaştırıcının analizi ve tasarımı

The Analysis and design of chopper type comparator in a CMOS flash A/D converter

  1. Tez No: 14419
  2. Yazar: YAMAN ÖZELÇİ
  3. Danışmanlar: DOÇ.DR. MELİH PAZARCI
  4. Tez Türü: Yüksek Lisans
  5. Konular: Elektrik ve Elektronik Mühendisliği, Electrical and Electronics Engineering
  6. Anahtar Kelimeler: Belirtilmemiş.
  7. Yıl: 1991
  8. Dil: Türkçe
  9. Üniversite: İstanbul Teknik Üniversitesi
  10. Enstitü: Fen Bilimleri Enstitüsü
  11. Ana Bilim Dalı: Belirtilmemiş.
  12. Bilim Dalı: Belirtilmemiş.
  13. Sayfa Sayısı: 93

Özet

ÖZET Bu çalışmada CMOS paralel analog - dijital çeviricilerde yaygın olarak kullanılan kıyıcı tipi karşılaştırıcıların çalışmaları incelenmiş; elde edilen sonuçlardan yararlanılarak 20 MHz örnekleme frekansına sahip, 8 bitlik ve ± 1/3 LSB doğrulukta bir A/D çeviricide kullanılmaya uygun bir karşı laştı rıcı tasarlanmıştır. Tasarımda, analog giriş işaretinin O ile 2. 5 V arasında değiştiği varsayılmıştır. Dolayısı ile karşılaştırıcının 2.5 V/< 2 x2> 5fc 5 mV'luk gerilim farklarını algılayıp, lojik seviyelere kuvveti en direbilecek duyarlıkta olması gerekmektedir. Karşı laştırıcının yapısının incelenmesi sonucu amaçlanan hız ve duyarlığa erişmeyi zorlaştıran iki önemli hata kaynağının varlığına karar verilmiştir: a) Sıfırlama hatası: Sıfırlama periyodu sırasında, sıfırlama suresinin kısalığından dolayı karşılaştırıcının düğüm gerilimlerinin amaçlanan değerlere belli bir hata ile yaklaşmalarından kaynak lanmakta; bu hata miktarının, karşılaştırıcının duyarlığı tarafından belirlenen belli bir hata sını rından büyük olması karşılaştırıcının yanlış çalışmasına neden olmaktadır. Sıfırlama hatasının devre para metrelerine bağı mlılığı gerek analitik olarak gerekse bilgisayar kullanılarak incelenmiş, devredeki seviye öteleme kapasitesinin değerinin küçültül meşinin hatayı küçülttüğü saptanmıştır. b) Yük enjeksiyonu : Devredeki MOS anahtarların hızla kesime gitmeleri durumunda, kanallarındaki yükler düğüm noktalarındaki parazitik kapasitelere akmakta ve bu noktalarda, karşılaştırıcının çalışmasını bozabilecek miktarda gerilim değişimlerine yol açmaktadır. Yük enjeksiyonu etkisi analitik olarak incelenmiş ve anahtarları oluşturan NMOS ve PMOS tranzistorların boyutlarının uygun seçilmesi durumunda bu hatanın kuç ültülebileceği görülmüştür. 3 /um CMOS teknolojisi kullanılarak karşı laştı rıcı tasarlanmış ve Spice simulasyonları yapılmıştır. iv

Özet (Çeviri)

SUMMARY The Analysis and Design of Chopper Type Comparator in a CMOS Flash A/D Converter The increasing speed capability and decreasing cost of digital VLSI components, has allowed the use of digital techniques for signal processing. Typical applications include video bandwidth compression, radar signature analysis, transient analysis, storage of oscilloscope traces or real-time data, distorsion analysis, and high-speed multiplexed data transmission. In recent years, digital signal processing has become one of the key functions in consumer video systems; such as digital TV and image processing. A fast, low-cost 8 bit analog-to-digi tal converter with a conversion rate of more than 20 MHz is needed for such video processing systems. CMOS flash A/D converters, with their cost- effectiveness, low power consumption and VLSI logic compatibility are well suited for use in the field of digital video signal processing. The principle most widely used to realize high-speed A/D converters is that of parallel or flash conversion CFig. 1.13. Generally, an N-bit flash con verter comprises a reference resistor string, an array of 2 comparators and subsequent encoding stages. The analog input voltage is compared simultaneously with 2 equally spaced reference voltages, and the digital results of this comparison are processed by the encoding stages to obtain the binary coded output data. The resistor ladder is used to derive 2 reference levels by linearly dividing the reference voltage. The flash architecture shows the best speed performance and can easily be implemented in an integrated circuit as a repetition of single comparator blocks and a ROM encoder structure. However, this architecture requires 2 comparators to achieve N-bit resolution, which makes it difficult to achieve a high resolution while maintaining, at the same time, a large analog bandwidth, a low power dissipation, and a small die area. In a flash ADC, internal comparators must provide the voltage amplification needed to convert a small input voltage difference into digital outputlevels that correctly represent the polarity of the input difference. So, the accuracy of the converter is determined by the resolution of the comparators. Since the encoding process of the comparator outputs into N bit is faster than the comparator function, the maximum conversion rate for the ADC is limited by the response time of its comparators. Therefore, the comparator is the key element in a converter and its design and optimization is critically important. The speed and resolution of MOS comparators are typically limited by the inherent MOSFET characteristics of low transconductance and relatively large device mismatches. However, MOS technologies also offer the substantial advantages of zero-offset analog switches and high-impedance charge storage. These attributes allow for the extensive use of circuit techniques to significantly improve the speed and resolution achievable in an MOS comparator. One of the comparator types widely used in CMOS flash A/D converters is chopper type comparator (Fig. 2.1 and Fig. 2.2). It comprises a CMOS inverter, three analog switches (TGI, TG2, TG3) and a level -shift capacitor ( Cc), and ope rates basically with complementary clock signals 's). This can cause high amount of error voltage quantities which can not be tolerated in the comparator. So, the minimization of the switch induced error voltage is one of the important problems. The derivation of the analytical expression which models the swi tching-of f behavior of the NMOS switch, is given. Using this expression, the curves showing the dependence of the error voltage on gate voltage falling rate, transisor size and signal voltage level, have been obtained. The derivation of the same formula for PMOS and CMOS switches has been performed. It is concluded that if the sizes of NMOS and PMOS transistors are appropriately chosen, the error voltage caused by the NMOS switch can be canceled by the error voltage of the PMOS switch. In the sampling period, the inverter of the comparator must amplify a voltage difference of about 5 mV into digital output levels, in SO ns. In general, a long gate length of the transistors in the inverting amplifier is required to obtain a high gain, because an inverter with a short gate length has a low voltage gain caused by channel length modulation effect. On the other hand, it is necessary for the gate length to be short in order to obtain high speed operation. Therefore, it is difficult to attain 8 bit resolution for video frequencies if one uses only one stage TG connected inverter. Small signal analysis has shown that a two stage TG connected is necessary in order to obtain a 5 mV resolution at video speeds. The comparator has been designed using 3 fjm CMOS process and the Spice simulations are given. In a flash A/D converter, the reference resistor ladder is used to generate 2 reference voltage levels by linearly dividing the reference voltage. During the sampling period, the input capacitances of the comparators are charged to the input voltage potential while, during the autozeroing period, they are charged to the appropriate ladder tap voltages. The transient charging currents abstracted from the reference resistor ladder result in a non-uniform current flow through the ladder and produce a nonlinear division of the reference \n i aladder voltage. At the end of the autozeroing period, the resistor ladder tap voltages must be recovered from the transient state. To improve the speed and accuracy of the converter using a chopper type comparator, an analysis has been performed for the voltage variation at each reference terminal of the ladder resistor providing a reference voltage level. In the model used, the circuit made of the ladder resistor and the input capacitance of the comparator is treated as a distributed network. A theoritical formula is derived which analytically provides transient behavior of each reference terminal voltage due to change in the comparator. With this formula, it is found that the maximum error of the reference terminal voltage occurs when the input voltage is either O or Vref. The error decreases exponentially with reduction of ladder resistors and comparator input capacitances and with increase of time. ix

Benzer Tezler

  1. Tez No

    413237

    Scalable fast dispersive scanner

    Ölçeklenebilir hızlı dispersiv tarayıcı

    RASÜL TORUN

    Yüksek Lisans

    İngilizce

    İngilizce

    2014

    Elektrik ve Elektronik Mühendisliğiİstanbul Şehir Üniversitesi

    Elektronik ve Bilgisayar Mühendisliği Ana Bilim Dalı

    DOÇ. DR. ÖZDAL BOYRAZ

  2. Tez No

    421272

    8-bit 2 GSPS time-interleaved SAR ADC design for portable measurement devices

    Taşınabilir ölçü aletleri için 8-bit 2 GSPS ayrık zamanlı ardışık yaklaşımlı analog sayısal çevirici tasarımı

    BÜŞRA TAŞ

    Yüksek Lisans

    İngilizce

    İngilizce

    2015

    Elektrik ve Elektronik Mühendisliğiİstanbul Teknik Üniversitesi

    Elektronik Mühendisliği Ana Bilim Dalı

    DOÇ. DR. METİN YAZGI

  3. Tez No

    259487

    Katlamalı ve aradeğerlemeli analog sayısal dönüştürücülerin vlsı tasarımında eşik evirmeli nicemleyici tekniğinin kullanımı ve performansı

    Performance and usage of threshold inverter quantization in vlsi design of folding and interpolating analog to digital converter

    OKTAY AYTAR

    Doktora

    Türkçe

    Türkçe

    2009

    Elektrik ve Elektronik MühendisliğiKocaeli Üniversitesi

    Elektronik ve Haberleşme Mühendisliği Ana Bilim Dalı

    YRD. DOÇ. DR. ALİ TANGEL

  4. Tez No

    128647

    A/D dönüştürücüler ve 1.5 um CMOS VLSI teknolojisi ile 6 bitlik bir dönüştürücünün tasarımı

    A/D converters and design of a 6 bit converter in 1.5 um CMOS VLSI technology

    S. NERGİS TURAL

    Yüksek Lisans

    Türkçe

    Türkçe

    2002

    Elektrik ve Elektronik MühendisliğiYıldız Teknik Üniversitesi

    Elektronik ve Haberleşme Mühendisliği Ana Bilim Dalı

    PROF. DR. ATİLLA ATAMAN

  5. Tez No

    100811

    Çok düzeyli statik bellek gözesi ve kohonen türü yapay sinir ağına uygulanması

    Multiple valued static storage cell and its application to kohonen type neural network

    NURETTİN YAMAN ÖZELÇİ

    Doktora

    Türkçe

    Türkçe

    1999

    Elektrik ve Elektronik Mühendisliğiİstanbul Teknik Üniversitesi

    PROF.DR. UĞUR ÇİLİNGİROĞLU

Geri Dön