Geri Dön

AES algoritmasının FPGA üzerinde düşük güçlü tasarımı

Power efficient FPGA implementation of AES algorithm

  1. Tez No: 251805
  2. Yazar: AHMED YASİR DOĞAN
  3. Danışmanlar: YRD. DOÇ. DR. SIDDIKA BERNA ÖRS YALÇIN
  4. Tez Türü: Yüksek Lisans
  5. Konular: Elektrik ve Elektronik Mühendisliği, Electrical and Electronics Engineering
  6. Anahtar Kelimeler: Belirtilmemiş.
  7. Yıl: 2008
  8. Dil: Türkçe
  9. Üniversite: İstanbul Teknik Üniversitesi
  10. Enstitü: Fen Bilimleri Enstitüsü
  11. Ana Bilim Dalı: Elektronik ve Haberleşme Mühendisliği Ana Bilim Dalı
  12. Bilim Dalı: Elektronik Mühendisliği Bilim Dalı
  13. Sayfa Sayısı: 101

Özet

Bu çalışmada, Gelişmiş Kodlama Standardı (AES: Advanced Encryption Standard) algoritması sahada programlanabilir kapı dizisi (FPGA: Field Programmable Gate Array) üzerinde gerçeklenmekte ve güç tasarruf yöntemlerinden yararlanılarak dinamik güç harcamaları azaltılmaktadır. Bu amaç doğrultusunda ilk olarak AES algoritması çerisinde yer alan alt bloklardan en çok güç harcayan blok olan S-Kutusu farklı yöntemlerle gerçeklenmiştir. Daha sonra yaygın kullanım alanına sahip Klasik, Dış Kaydedicili Yol, İç ve Dış Kaydedicili Yol yapılarında AES algoritması gerçeklenmiştir. Güç tasarruf yöntemleri incelenmiş ve bu yöntemler kullanılarak farklı yapılarda gerçeklenen AES algoritmaları üzerinde güç tasarrufu sağlanmıştır. Güç harcamasının fazla olması nedeniyle S-Kutusu üzerine yoğunlaşılmış ve farklı yöntemlerle gerçeklenen S-Kutuları üzerinde iyileştirmeler yapılmıştır. İyileştirme yapılmadan önce ve iyileştirme yapıldıktan sonraki gerçeklemeler için dinamik güç harcamaları karsılaştırılmış, ayrıca devrelere ait alan ve zaman bilgileri de incelenmiştir. Ayrıca farklı AES yapılarının bir biti şifrelemek için gereksinim duyduğu enerji miktarları da karşılaştırılmıştır.

Özet (Çeviri)

In this study, dynamic power consumptions of Field Programmable Gate Array (FPGA) implementations of the Advanced Encryption Standard (AES) have been reduced by using low power design techniques. For this purpose, first of all, SBOX which dissipates the most of power dissipated in AES is implemented by using different methods. Then full AES is implemented by using Basic Architecture, Outer Pipeline Architecture and Inner Outer Pipeline Architecture which have widespread applications. Low power design techniques are examined and power consumption of implemented architectures of AES algorithm is reduced by using these techniques. Because of much power dissipation, implemented SBOXes are improved so that their power dissipation is reduced. Before and after applying low power techniques, AES architectures are compared according to the power dissipations, area requirements and maximum operating frequencies. The needed energy for encrypting one bit is also studied for all architectures.

Benzer Tezler

  1. FPGA tabanlı şifreli kablosuz haberleşme sistemi

    FPGA based encrypted wireless communication system

    ILGAZ AZ

    Yüksek Lisans

    Türkçe

    Türkçe

    2014

    Elektrik ve Elektronik Mühendisliğiİstanbul Teknik Üniversitesi

    Disiplinlerarası Ana Bilim Dalı

    DOÇ. DR. GÖKHAN İNALHAN

  2. Development of side channel analysis environment using simulation data of system-on-chip processors

    Kırmık üstü sistem işlemcilerinin benzetim verileri ile yan kanal analizi ortamı geliştirilmesi

    YASİN FIRAT KULA

    Yüksek Lisans

    İngilizce

    İngilizce

    2019

    Elektrik ve Elektronik Mühendisliğiİstanbul Teknik Üniversitesi

    Elektronik ve Haberleşme Mühendisliği Ana Bilim Dalı

    DOÇ. DR. SIDDIKA BERNA ÖRS YALÇIN

  3. Efficient implementation of simplified aes and its side-channel analysis

    Basitleştirilmiş ileri şifreleme standardı'nın verimli uygulaması ve yan kanal analizi

    BARIŞ BERK ZORBA

    Yüksek Lisans

    İngilizce

    İngilizce

    2022

    Bilgisayar Mühendisliği Bilimleri-Bilgisayar ve KontrolHacettepe Üniversitesi

    Elektrik ve Elektronik Mühendisliği Ana Bilim Dalı

    PROF. DR. ALİ ZİYA ALKAR

  4. AES algoritmasının FPGA üzerinde gerçeklenmesi ve yan kanal analizi saldırılarına karşı güçlendirilmesi

    FPGA implementation of the AES algorithm and making it secure against side-channel analysis attacks

    LEVENT ORDU

    Yüksek Lisans

    Türkçe

    Türkçe

    2006

    Elektrik ve Elektronik Mühendisliğiİstanbul Teknik Üniversitesi

    Elektronik ve Haberleşme Mühendisliği Ana Bilim Dalı

    Y.DOÇ.DR. SIDDIKA BERNA ÖRS YALÇIN

  5. Şifreleme algoritmasının FPGA'da uygulanması

    Encryption algorithm implementation on FPGA

    YASİN AKMAN

    Yüksek Lisans

    Türkçe

    Türkçe

    2015

    Bilgisayar Mühendisliği Bilimleri-Bilgisayar ve KontrolTrakya Üniversitesi

    Bilgisayar Mühendisliği Ana Bilim Dalı

    YRD. DOÇ. DR. TARIK YERLİKAYA