Memory system optimizations for cache miss reduction
Önbellek başarı oranını arttırıcı bellek sistemi optimizasyonları
- Tez No: 255885
- Danışmanlar: PROF. OĞUZ TOSUN
- Tez Türü: Yüksek Lisans
- Konular: Bilgisayar Mühendisliği Bilimleri-Bilgisayar ve Kontrol, Computer Engineering and Computer Science and Control
- Anahtar Kelimeler: Belirtilmemiş.
- Yıl: 2010
- Dil: İngilizce
- Üniversite: Boğaziçi Üniversitesi
- Enstitü: Fen Bilimleri Enstitüsü
- Ana Bilim Dalı: Bilgisayar Mühendisliği Ana Bilim Dalı
- Bilim Dalı: Belirtilmemiş.
- Sayfa Sayısı: 56
Özet
Sistem performansı açısından çok önemli olan , işlemcilerin yüksek verimde kullanımı bilgisayar bilimindekiaraştırmalarda oldukça popüler bir hedef haline geldi. Son derece hızlı ve pahalı olan işlemcileri mümkünolduğunca çalışır durumda tutmak bilgisayar sistemlerinin verimliliğini arrtıran en kritik faktörlerden birisidir.İşlemcilerin boş durumda beklemesine yol açan en önemli sebeplerden biri , bellekten herhangibir veri yada komut okuma esnasında yaşanan gecikmelerdir. Bu gecikmeleri minimumaindirmek için en hızlı bellek bileşenleri kullanılsa bile, işlemci hızı ile bellekokuma yazma hızları arasındaki fark günden güne daha da açılmakta. Bu problemleilgili, çalışmaların bir kısmı okuma yazma gecikmelerini azaltacak daha hızlıbileşenlerin üretilmesine yoğunlaşmış olmakla birlikte, diğer bir kısmı ise ön belleklerdekiisabet oranını arttırıcı teknikler geliştirmek üzerine devam etmekte. İşlemcininbellekten okuyacağı bilgiyi daha öncesinden tahmin edip okumak ve bu şekilde bellekseviyesinde paralelizm sağlamak bu çalışmalardan birisi. Bu sayede önbellek isabetoranının yükseltilmesi ve önbellekler en hızlı bellek bileşeni oldukları için işlemci beklemesüresinin azaltılması hedeflenmektedir. Sistemde yapılacak iş parçacıklarınınbellek kullanımları göz önüne alınarak çalıştırılma sırasının belirlenmesi bir diğer çalışmaalanını oluşturmakta ve işler arası veri paylaşımını ve önbellek kullanımını arttırmayıamaçlamaktadır. Bu çalışmada bu iki çalışma alanıyla ilgili iki metod önerildi. Buönerilerimizin denenmesi ve sonuçlarının incelenmesi amacıyla bir de çok katmanlıbellek simülatörü geliştirildi.
Özet (Çeviri)
High processor utilization ,which has signicant impact on the total systemperformance, is becoming the most popular target of many researchers in computerscience. Since processors are extremely fast and much more expensive than otherhardware components increasing their utilization is critical for eciency of computersystems. One of the main reasons that cause processors to wait idle is memory stallsduring a data or an instruction reference from the memory hierarchy. Although thefastest memory components and caching technologies are used to decrease access latency, the gap between memory system and cpu speed has been rapidly increasing.In addiditon to development of fast memory components which decrease miss latencyand increase bandwidth, many techniques have been proposed to increase hit ratio.Prefetchers are one those which provides memory level parallelism by fetching blocksof data to the cache in advance of cpu requests hoping to increase cache hit ratio. Sincecaches are the fastest components in the memory hierarchy increasing hit ratio of thecaches hides memory latency and therefore increase processor utilization. Schedulingthreads according to their cache locality also increases data sharing and cache utilizationin multithreaded systems. In this work, we focused these two areas of memoryoptimization techniques. We proposed a new hardware prefetcher model and a contextswitching heuristic among threads in multithreaded systems. We also implemented amultilevel cache simulator to test those ideas.
Benzer Tezler
- Optimizing packed string matching on AVX2 platform
AVX2 platformu üzerinde paketlenmiş dizgi eşleştirme ve optimizasyonu
MEHMET AKİF AYDOĞMUŞ
Yüksek Lisans
İngilizce
2018
Bilgisayar Mühendisliği Bilimleri-Bilgisayar ve Kontrolİstanbul Teknik ÜniversitesiHesaplamalı Bilimler ve Mühendislik Ana Bilim Dalı
DOÇ. DR. MUHAMMED OĞUZHAN KÜLEKCİ
- Custom hardware optimizations for reliable and high performance computer architectures
Güvenilir ve yüksek performanslı bilgisayar mimarileri için özel donanım optimizasyonları
HAMZEH AHANGARI
Doktora
İngilizce
2020
Bilgisayar Mühendisliği Bilimleri-Bilgisayar ve Kontrolİhsan Doğramacı Bilkent ÜniversitesiBilgisayar Mühendisliği Ana Bilim Dalı
PROF. DR. ÖZCAN ÖZTÜRK
- Implementation and optimizaton of real-time H.264 baseline encoder on TMS320DM642 DSP
Gerçek zamanlı h.264 temel kodlayıcının TMS320DM642 DSP üzerinde uygulaması ve eniyilemesi
ENDER MERİÇ
Yüksek Lisans
İngilizce
2007
Bilgisayar Mühendisliği Bilimleri-Bilgisayar ve Kontrolİstanbul Teknik ÜniversitesiBilgisayar Mühendisliği Ana Bilim Dalı
PROF.DR. A. COŞKUN SÖNMEZ
- Hardware/software co-design of domain-specific RISC-V processor for graph applications
Çizge uygulamaları için alana özgü RISC-V işlemcisinin donanım/yazılım ortak tasarımı
MEHMETALİ SEMİ YENİMOL
Yüksek Lisans
İngilizce
2022
Bilgisayar Mühendisliği Bilimleri-Bilgisayar ve Kontrolİhsan Doğramacı Bilkent ÜniversitesiBilgisayar Mühendisliği Ana Bilim Dalı
PROF. DR. ÖZCAN ÖZTÜRK
- Kural tabanlı optimizasyon ile ağ saldırılarının tespiti
Detection of network attacks with rule-based optimization
OĞUZ ÖZGER
Yüksek Lisans
Türkçe
2023
Bilgisayar Mühendisliği Bilimleri-Bilgisayar ve KontrolSakarya Uygulamalı Bilimler ÜniversitesiElektrik-Elektronik Mühendisliği Ana Bilim Dalı
DOÇ. DR. HALİT ÖZTEKİN