Geri Dön

Çeşitli toplama ve çarpma-toplama devrelerinin sahada programlanabilir kapı dizileri üzerinde gerçeklenmesi ve analizi

Analysis and design of various addition and multiply-add architectures using field programmable gate arrays

  1. Tez No: 423846
  2. Yazar: OLCAY KURT
  3. Danışmanlar: YRD. DOÇ. DR. UĞUR ÇİNİ
  4. Tez Türü: Yüksek Lisans
  5. Konular: Elektrik ve Elektronik Mühendisliği, Electrical and Electronics Engineering
  6. Anahtar Kelimeler: Belirtilmemiş.
  7. Yıl: 2016
  8. Dil: Türkçe
  9. Üniversite: Trakya Üniversitesi
  10. Enstitü: Fen Bilimleri Enstitüsü
  11. Ana Bilim Dalı: Hesaplamalı Bilimler Ana Bilim Dalı
  12. Bilim Dalı: Belirtilmemiş.
  13. Sayfa Sayısı: 62

Özet

Bu tez çalışmasında sahada programlanabilir kapı dizileri (Field Programmable Gate Arrays -FPGA) yapıları üzerinde çeşitli toplamaveçarpma-toplama devrelerinin iyileştirilmesi amaçlanmıştır.Çalışmanın ilk kısmında çeşitli toplama devreleri FPGA'lar üzerinde gerçeklenmiştir. Pek çok FPGA ailesinde Fast-Carry Logic mimarisinden dolayı ripple-carry toplayıcı devresi yüksek hızda çalışmaktadır. Çalışmamızda, carry-skip, carry-lookahead, carry-select toplayıcı devreleri farklı bit genişlikleri kullanılarak gerçekleştirilmiştir. Devrelerin hız performansı, güç-gecikme çarpanı değerleri ve kullanılan lojik eleman sayıları karşılaştırılmıştır. Tezin ikinci kısmında ise çarpma-toplama devreleri FPGA üzerinde gerçekleştirilmiştir. Çeşitli alternatif aritmetik tekniklerinden faydalanılarak 16×16 bit ve 32×32 bit çarpma-toplama devresi tasarlanmıştır. Tasarlanan yapı iki farklı şekilde gerçekleştirilmiştir. İlki (6, 3) sayıcıve çift-elde saklama yedekli mimari yapısı kullanılarak; diğeri çift elde-saklama yedekli mimari yapısı ile çok girişli toplayıcı yöntemi kullanılarak sentezlenmiştir. Önerilen yapılarsıradan çarpma-toplama devrelerine göre çok daha iyi performans sağlamaktadır. Önerilen çarpma-toplama devrelerinin işaret işleme, matris çarpımı gibi matematiksel işlemlerde önemli performans artışı sağlayacağı düşünülmektedir.

Özet (Çeviri)

In this thesis, optimization ofvarious adders structures and multiply-add unitsusing Field Programmable Gate Arrays (FPGAs) is presented.In the first part of the work, various adder architectures are synthesized using a variety of FPGA structures. Many of the FPGA families employ fast carry logic architecture which provides very high performance for the ripple-carry adder structures. In this thesis, carry-skip, carry-lookahead and carry-select adder structures are configured in various bit-lengths for higher performance. The speed performance, power-delay product and logic element usage is compared.In the second part of the thesis, various multiply-accumulate structures are implemented on FPGAs. 16×16 and 32×32 bit multiply-accumulate units are implemented using various of arithmetic techniques. Two main techniques are used for the arithmetic unit implementation. In the first structure, (6, 3) counters and carry double save redundant architecture is implemented. In the second structure redundant carry-save structure is implemented together with multi-operand carry-propagate structure. Both of the structures provide superior performance compared to conventional multiply-add structures. The proposed multiply-add structures are suitable for high performance signal processing and various mathematical implementations which require matrix multiplication operations.

Benzer Tezler

  1. Approximate artificial neural network hardware aware synthesis tool

    Yaklaşık yapay sinir ağı için donanıma duyarlı sentez aracı

    MOHAMMADREZA ESMALI NOJEHDEH

    Doktora

    İngilizce

    İngilizce

    2021

    Elektrik ve Elektronik Mühendisliğiİstanbul Teknik Üniversitesi

    Elektronik ve Haberleşme Mühendisliği Ana Bilim Dalı

    DOÇ. DR. MUSTAFA ALTUN

  2. Application of multiple - vlaued logic in finite field arithmetic

    Çoklu mantık devrelerinin sonlu cisim cebirinde kullanımı

    TANER ÇEVİK

    Yüksek Lisans

    İngilizce

    İngilizce

    2008

    Bilgisayar Mühendisliği Bilimleri-Bilgisayar ve KontrolFatih Üniversitesi

    Bilgisayar Mühendisliği Bölümü

    YRD. DOÇ. DR. TUĞRUL YANIK

  3. Stokastik hesaplamada hata oranlarını azaltmak için yeni yöntemler

    New methods for reducing error rates in stochastic computing

    SERTER YAVUZ

    Yüksek Lisans

    Türkçe

    Türkçe

    2015

    Elektrik ve Elektronik Mühendisliğiİstanbul Teknik Üniversitesi

    Elektronik ve Haberleşme Mühendisliği Ana Bilim Dalı

    YRD. DOÇ. DR. MUSTAFA ALTUN

  4. Statistical design and yield enhancement of low voltage cmos VLSI circuits

    Düşük gerilimli analog VLSI devrelerin istatistiksel tasarımı

    TUNA B. TARIM

    Doktora

    İngilizce

    İngilizce

    1999

    Elektrik ve Elektronik Mühendisliğiİstanbul Teknik Üniversitesi

    PROF.DR. H. HAKAN KUNTMAN