FPGA implementations of motion estimation algorithms using vivado high-level synthesis
Hareket tahmini algoritmalarının vıvado yüksek seviye sentezleme ile FPGA gerçeklemeleri
- Tez No: 478651
- Danışmanlar: DOÇ. DR. İLKER HAMZAOĞLU
- Tez Türü: Yüksek Lisans
- Konular: Elektrik ve Elektronik Mühendisliği, Electrical and Electronics Engineering
- Anahtar Kelimeler: Belirtilmemiş.
- Yıl: 2017
- Dil: İngilizce
- Üniversite: Sabancı Üniversitesi
- Enstitü: Mühendislik ve Fen Bilimleri Enstitüsü
- Ana Bilim Dalı: Elektrik-Elektronik Mühendisliği Ana Bilim Dalı
- Bilim Dalı: Belirtilmemiş.
- Sayfa Sayısı: 48
Özet
Joint Collaborative Team on Video Coding (JCT-VC) yüksek verimli video kodlama (HEVC) isminde yeni bir video sıkıştırma standardı geliştirdi. HEVC günümüzde kullanılan H.264 standardına göre 50% daha iyi performans sağlıyor. HEVC bu video sıkıştırma verimini hesaplama karmaşıklığını önemli ölçüde artırarak başarıyor. Hareket tahmini video kodlayıcıların hesaplama karmaşıklığı en fazla olan parçasıdır. Tam sayı hareket tahmini ve kesirli hareket tahmini, HEVC video kodlayıcının hesaplama karmaşıklığının %70'ni oluşturmaktadır. Yüksek seviye sentezleme araçları sayısal işaret işleme algoritmalarının FPGA gerçeklemelerinde başarılı bir şekilde kullanılmaya başladı. Tasarım ve doğrulama zamanını önemli ölçüde azalttılar. Bu nedenle, bu tezde, Vivado HLS kullanarak HEVC tam arama tam sayı hareket tahmininin ilk FPGA gerçeklemesini önerdik. Ardından, Vivado HLS kullanarak, iki hızlı arama algoritmasının (elmas arama ve TZ arama) ilk FPGA gerçeklemelerini önerdik. Son olarak, Vivado HLS kullanarak, HEVC kesirli aradeğerleme ve hareket tahmininin ilk FPGA gerçeklemelerini önerdik. Performansı artırmak ve FPGA gerçeklemelerinin donanım alanını azaltmak için birkaç HLS eniyileme direktifini kullandık.
Özet (Çeviri)
Joint collaborative team on video coding (JCT-VC) recently developed a new international video compression standard called High Efficiency Video Coding (HEVC). HEVC has 50% better compression efficiency than previous H.264 video compression standard. HEVC achieves this video compression efficiency by significantly increasing the computational complexity. Motion estimation is the most computationally complex part of video encoders. Integer motion estimation and fractional motion estimation account for 70% of the computational complexity of an HEVC video encoder. High-level synthesis (HLS) tools are started to be successfully used for FPGA implementations of digital signal processing algorithms. They significantly decrease design and verification time. Therefore, in this thesis, we proposed the first FPGA implementation of HEVC full search motion estimation using Vivado HLS. Then, we proposed the first FPGA implementations of two fast search (diamond search and TZ search) algorithms using Vivado HLS. Finally, we proposed the first FPGA implementations of HEVC fractional interpolation and motion estimation using Vivado HLS. We used several HLS optimization directives to increase performance and decrease area of these FPGA implementations.
Benzer Tezler
- Efficient HEVC and VVC video compression hardware designs
Verimli HEVC ve VVC video sıkıştırma donanım tasarımları
HOSSEIN MAHDAVI
Doktora
İngilizce
2023
Elektrik ve Elektronik MühendisliğiSabancı ÜniversitesiElektrik-Elektronik Mühendisliği Ana Bilim Dalı
YRD. DOÇ. DR. MURAT KAYA YAPICI
PROF. DR. İLKER HAMZAOĞLU
- Dynamic power consumption estimation and reduction for full search motion estimation hardware
Tam arama hareket tahmini devrelerinde dinamik güç tüketimi tahmini ve azaltılması
ÇAĞLAR KALAYCIOĞLU
Yüksek Lisans
İngilizce
2009
Elektrik ve Elektronik MühendisliğiSabancı ÜniversitesiYRD. DOÇ. DR. İLKER HAMZAOĞLU
- High performance hardware architectures for one bit transform based motion estimation
1 bit dönüşümü temelli hareket tahmini algoritmaları için yüksek performanslı donanım mimarileri
ABDULKADİR AKIN
Yüksek Lisans
İngilizce
2010
Elektrik ve Elektronik MühendisliğiSabancı ÜniversitesiElektronik Mühendisliği Ana Bilim Dalı
YRD. DOÇ. DR. İLKER HAMZAOĞLE
- Motion estimation based frame rate conversion hardware designs
Hareket tahmini tabanlı çerçeve hızı yükseltme donanımları tasarımı
ÖZGÜR TAŞDİZEN
Doktora
İngilizce
2010
Elektrik ve Elektronik MühendisliğiSabancı ÜniversitesiYRD. DOÇ. DR. İLKER HAMZAOĞLU
- A baseline H.264 video encoder hardware design
Bir H.264 video kodlayıcı donanım tasarımı
AYDIN AYSU
Yüksek Lisans
İngilizce
2010
Elektrik ve Elektronik MühendisliğiSabancı ÜniversitesiYRD. DOÇ. DR. İLKER HAMZAOĞLU