Geri Dön

High throughput decoding methods and architectures for polar codes with high energy-efficiency and low latency

Kutupsal kodlar için yüksek enerji verimliliğine ve düşük gecikmeye sahip yüksek veri hızlı kod çözme metod ve mimarileri

  1. Tez No: 480034
  2. Yazar: ONUR DİZDAR
  3. Danışmanlar: PROF. DR. ERDAL ARIKAN
  4. Tez Türü: Doktora
  5. Konular: Elektrik ve Elektronik Mühendisliği, Electrical and Electronics Engineering
  6. Anahtar Kelimeler: Belirtilmemiş.
  7. Yıl: 2017
  8. Dil: İngilizce
  9. Üniversite: İhsan Doğramacı Bilkent Üniversitesi
  10. Enstitü: Mühendislik ve Fen Bilimleri Enstitüsü
  11. Ana Bilim Dalı: Elektrik-Elektronik Mühendisliği Ana Bilim Dalı
  12. Bilim Dalı: Belirtilmemiş.
  13. Sayfa Sayısı: 147

Özet

Kutupsal kodlama, Shannon kanal kapasitesine ikili-girdi simetrik ayrık hafızasız kanallarda (B-DMC) ulaşabildiği analitik olarak kanıtlanmış düşük karmaşıklığa sahip bir kodlama metodudur. Konuya olan yoğun teorik ilginin yanı sıra, kutupsal kodlar olası uygulama alanları açısından da dikkat çekmiştir. Tezde, bunlarla limitli olmamakla beraber, optik haberleşme, Masif Makina-Tipi Haberleşme (mMTC) ve Terahertz haberleşme gibi gelecek nesil haberleşme servisleri için birleşimsel mantık kullanılarak polar kodlar için yüksek hızlı ve enerji-verimli kod çözücüler önerilmektedir. İlk olarak, polar kodlar için temel kod çözme metodu olan Ardışık Giderme (SC) kod çözmesi için tamamen birleşimsel mantıktan oluşan bir mimari öerilmiştir. Bu mimarinin avantajları yüksek kod çözme hızı, enerji verimliliği ve esnekliktir. Önerilen birleşimsel kod çözücü, senkron (sıralı mantık) kod çözücülere göre daha düşük saat frekanslarında çalışmakta, fakat yüksek paralelliği sayesinde yüksek kod çözme hızı ve enerji verimliliği sağlayabilmektedir. Önerilen mimarinin özelliklerini sunmak için ASIC ve FPGA gerçekleme sonuçları verilmiş ve kod çözücünün 90 nm 1.3 V teknoloji ve 1024 blok uzunluğu için 190 mW güç tüketimi ile yaklaşık 2.5 Gb/s kod çözme hızı sağladığı gösterilmiştir. Ayrıca bu kod çözücülerin karmaşıklık ve gecikme kestirimleri analitik olarak verilmiştir. Yüksek kod uzunlukları için, birleşimsel kod çözücünün avantajlı özelliklerini senkron kod çözücülerin düşük karmaşıklığa sahip yapısıyla birleştiren bir hibrit-mantıksal kod çözücü önerilmiştir. Bu kod çözücü tarafından elde edilen veri hızı kazancı analizi verilmiştir. Kod çözme hızını daha fazla arttırmak için, kutupsal kodlar için ağırlıklandırılmış çoğunluk-mantığı kod çözmesine dayanan düşük gecikmeli bir kod çözücü mimarisi önerilmiştir. SC kod çözmenin aksine, çoğunluk-mantığı kanal kapasitesine erişemez, fakat paralelleştirmeye uygunluğu sayesinde daha iyi veri hızı sağlar. Kutupsal kodlara yönelik ağırlıklandırılmış çoğunluk-mantığı kod çözmesi için yenilikçi bir özyinelemeli tanımlama verilmiş ve bu tanımlama, geleneksel çoğunluk-mantığı kod çözmesinde olduğu gibi, kontrol-toplamları ayrı ayrı belirlenmeden gerçekleme yapmak için kullanılmıştır. Analitik kestirimler ile önerilen mimarinin karmaşıklık ve gecikmelerinin sırasıyla O(Nlog2 3) ve O(log2 2 N) olduğu gösterilmiştir. Daha sonra, bu hesaplanan kestirimler ASIC üzerinde tamamen birleşimsel mantık gercceklemeler ile teyit edilmiştir. Gerçeklenen kod çözücüler 90 nm 1.3 V teknoloji ve 256 blok uzunluğu ile 17 Gb/s veri hızı sağlamıştır. Çoğunluk-mantığı kod çözmesinin hata performansı kaybını gidermek için, SC ve ağırlıklandırılmış çoğunluk-mantığı algoritmalarını birleştiren yenilikçi bir hibrid kod çözücü önerilmiştir. Bu kod çözücülerin, SC kod çözücüye göre az hata performansı kaybı ile oldukça yüksek gecikme kazançları sağladığı gösterilmiştir.

Özet (Çeviri)

Polar coding is a low-complexity channel coding method that can provably achieve Shannon's channel capacity for any binary-input discrete memoryless channels (B-DMC). Apart from the theoretical interest in the subject, polar codes have attracted attention for their potential applications. We propose high throughput and energy-efficient decoders for polar codes using combinational logic targeting, but not limited to, next generation communication services such as optical communications, Massive Machine-Type Communications (mMTC) and Terahertz communications. First, we propose a fully combinational logic architecture for Successive-Cancellation (SC) decoding, which is the basic decoding method for polar codes. The advantages of this architecture are high throughput, high energy-efficiency and flexibility. The proposed combinational SC decoder operates at very low clock frequencies compared to synchronous (sequential logic) decoders, but takes advantage of the high degree of parallelism inherent in such architectures to provide a higher throughput and higher energy-efficiency compared to synchronous implementations. We provide ASIC and FPGA implementation results to present the characteristics of the proposed architecture and show that the decoder achieves approximately 2.5 Gb/s throughput with a power consumption of 190 mW with 90 nm 1.3 V technology and block length of 1024. We also provide analytical estimates for complexity and combinational delay of such decoders. We explain the use of pipelining with combinational decoders and introduce pipelined combinational SC decoders. At longer block lengths, we propose a hybrid-logic SC decoder that combines the advantageous aspects of the combinational and synchronous decoders. In order to improve the throughput further, we use weighted majority-logic decoding for polar codes. Unlike SC decoding, majority-logic decoding fails to achieve channel capacity, but offers better throughput due its parallelizable schedule. We give a novel recursive description for weighted majority-logic decoding for bit-reversed polar codes and use the proposed definition for implementations without determining the check-sums individually as done in conventional majoritylogic decoding. We demonstrate by analytical estimates that the complexity and latency of the proposed architecture are O(Nlog2 3) and O(log2 2 N), respectively. Then, we validate the calculated estimates by a fully combinational logic implementation on ASIC. For a block length of 256, the implemented decoders achieve 17 Gb/s throughput with 90 nm 1.3 V technology. In order to compensate the error performance penalty of the majority-logic decoding, we propose novel hybrid decoders that combine SC and weighted majority-logic decoding algorithms. We demonstrate that very high latency gains can be obtained by such decoders with small error performance degradation with respect to SC decoding.

Benzer Tezler

  1. Development of a cost effective lvds interface test system with ethernet communication

    Düşük maliyetli, ethernet haberleşmeli bir lvds arayüz test sisteminin tasarlanması

    MUSTAFA ÇALLI

    Yüksek Lisans

    İngilizce

    İngilizce

    2010

    Elektrik ve Elektronik MühendisliğiDokuz Eylül Üniversitesi

    Elektrik-Elektronik Mühendisliği Ana Bilim Dalı

    YRD. DOÇ. DR. SALİH ZAFER DİCLE

  2. FPGA üzerinde 5G uyumlu düşük yoğunluklu eşlik denetim kod çözücü gerçeklenmesi

    Implementation of 5G compatible low density parity check decoder on FPGA

    BARIŞ BİLGİLİ

    Yüksek Lisans

    Türkçe

    Türkçe

    2022

    Elektrik ve Elektronik Mühendisliğiİstanbul Teknik Üniversitesi

    Elektronik ve Haberleşme Mühendisliği Ana Bilim Dalı

    PROF. DR. SIDDIKA BERNA ÖRS YALÇIN

    PROF. DR. ALİ EMRE PUSANE

  3. Relaying opportunities for wireless networks by applying network coding

    Kablosuz ağlar için ağ kodlamalı aktarma fırsatları

    SEMİHA TEDİK BAŞARAN

    Doktora

    İngilizce

    İngilizce

    2019

    Elektrik ve Elektronik Mühendisliğiİstanbul Teknik Üniversitesi

    Elektronik ve Haberleşme Mühendisliği Ana Bilim Dalı

    PROF. DR. GÜNEŞ ZEYNEP KARABULUT KURT

  4. Multi-scale recursive context aggregation network for semantic segmentation

    Anlamsal bölümleme için çok ölçekli özyinelemeli bağlam birleştirme ağı

    ABDULLAH YALÇIN

    Yüksek Lisans

    İngilizce

    İngilizce

    2024

    Bilgisayar Mühendisliği Bilimleri-Bilgisayar ve Kontrolİstanbul Teknik Üniversitesi

    Bilgisayar Mühendisliği Ana Bilim Dalı

    PROF. DR. MEHMET KESKİNÖZ

  5. Kıyı yapısı inşaatları için iş güvenliği risk yönetim sistemi

    Occupational safety risk management system for coastal structure construction

    DİNÇER İNANÇ YILMAZ

    Doktora

    Türkçe

    Türkçe

    2024

    Mühendislik Bilimleriİstanbul Teknik Üniversitesi

    İnşaat Mühendisliği Ana Bilim Dalı

    DOÇ. DR. DENİZ ARTAN