Geri Dön

A Novel competitive learning algorithm implementation

Başlık çevirisi mevcut değil.

  1. Tez No: 56007
  2. Yazar: ERCAN KAYGUSUZ
  3. Danışmanlar: PROF.DR. UĞUR ÇİLİNGİROĞLU
  4. Tez Türü: Yüksek Lisans
  5. Konular: Elektrik ve Elektronik Mühendisliği, Electrical and Electronics Engineering
  6. Anahtar Kelimeler: Belirtilmemiş.
  7. Yıl: 1996
  8. Dil: İngilizce
  9. Üniversite: İstanbul Teknik Üniversitesi
  10. Enstitü: Fen Bilimleri Enstitüsü
  11. Ana Bilim Dalı: Belirtilmemiş.
  12. Bilim Dalı: Belirtilmemiş.
  13. Sayfa Sayısı: 63

Özet

ÖZET YENİ BİR YARIŞMACI Ö?RENME ALGORİTMASI UYGULAMASI Bu tezde yarışmacı öğrenme algoritmasının yeni bir uyarlamasının tüm- devre tasarımı hedeflenmiştir. En basit yarışmacı öğrenme algoritmasının uygu lamasında ağırlık vektörleri öğrenme sürecinin“t”numaralı adımında (1) nu maralı eşitlikle gösterildiği gibi değiştirilir. ûffl = wtVİ + c(xt-v>lJ1 i 7^ w \Sf - w?“ < If-üÇ.I for j = 1... fc, j ^ w w*+1 wl, Bu eşitlikte x ve w n-boyutlu uzaydaki giriş ve ağırlık vektörleridir, ”w1 Giriş vektörüne en yakın olan ağırlık vektörünün indisidir. Görüldüğü gibi. giriş vektörüne en yakın olan ağırlık vektörü giriş vektörüne doğru yaklaştırılırken diğer ağırlık vektörlerinin pozisyonu değiştirilmemektedir. Bununla beraber, temel algoritma üzerinde yapılan değişikliklerle algo ritmanın yeni uyarlamaları oluşturulmuştur. Bu uyarlamalara ilişkin bilgi“2”numaralı bölümde verilmektedir ve daha ayrıntılı bilgi referans listesinde adı verilen kaynaklardan bulunabilir. Giriş vektörüne yakın olan ağırlık vektörünün bulunabilmesi için önce likle vektörler arasındaki uzaklıkların hesaplanması gerekmektedir. Bu amaçla tasarlanan devrenin blok yapısı Şekil- l'de verilmiştir. v IDı vxl vwl V i» V 'Di XI“ wı s/ >Dn 'xn v wn Şekil-1 N-boyutlu uzayda giriş vektörü ile ağırlık vektörü ara sındaki uzaklığı hesaplayan devrenin blok gösterimi Şekil- l'de gösterilen yapıdaki her bir blok giriş gerilimleri arasındaki farkın mutlak değeriyle orantılı çıkış akımı üreten bir devredir. Bu akımın ifadesi (2) ile verilmiştir. İm D = 2_j ^Dm = /_^ 9m \vXm ~ Vu (2) m=l m=l vıı(2) eşitliğindeki gm (3) ile ifade edilmektedir. 9m = r-{-vxm - vwm + 2VSm + '2VTpm) m = \...n (3) Şekil- 1 'deki devrede görünen her bir blok Şekil-2 ile verilen mutlak değer alıcı devredir. o - d M, Ms \* M, M, |o - ovx ML M”-X- VDD 1 VB 'dv M“ 1 M,, M1K M» «I ML M, M”T E M, M, M4 M“ Şekil-2 Mutlak değer alıcı devre. Bu devrenin çıkış akımı İd, (4) eşitliği ile ifade edilir. h = r^(-Vx -Vw + 2VS + 2VTP)\Vx - Vw\ (4) Bu eşitlikte r = Ş^ = Şa/^a şeklindedir. Vs, Mx-M2 veya M3-M4 tranzistör çiftinin kaynak elektrotlarının bağlı olduğu düğümün gerilimidir. Benzer şekilde Vtp, Mı-M2 veya M3-M4 tranzistör lerinin eşik gerilimidir. Hangi tranzistör çiftinin işleme gireceğini Vx ve Vw 'nin birbirine göre durumu belirler. Vw > Vx iken çıkış akımını Mı-M2 çifti belirlediğinden bu tranzistörlerin eşik gerilimleri ve kaynaklarının bağlı olduğu düğümün gerilimi işleme girmektedir. Vw < Vx durumunda ise benzer sebepten dolayı M3-M4 çiftine ilişkin değerler işleme girmektedir. Kapasite elemanı üzerinde saklanan ağırlık gerilimlerinin her öğrenme adımında değiştirilmesi Şekil-4'deki devre aracılığıyla yapılmaktadır. vıııVDD M 23 OfO M27 M33 VNO 0 o-d n n I o - ro ^28 M 34 M,, M- 39 o-o VN1 0 M 29 M 35 M 25 G, VN1 1 M30 M31 -w O- M,.40 M 36 S7 M 41 M 37 M 26 Jl 4 VNO 1 M 32 M 38 T J16 M '42 Şekil-3 Ağırlık gerilimlerini değiştirmek amacıyla tasarlanan devre Devredeki kapasite üzerinde vwij ağırlık gerilimi saklanıyor olsun. Önce vw{ vektörünün giriş vektörüne en yakın vektör olması durumu incelenecektir (N = 1). Bu durumda ağırlık gerilimi (5) de gösterildiği gibi değiştirilecektir. t-^Vyuij - ^\Cvj\”xj ^wij )\ (5) Avw-j, vwij > vxj olması durumunda negatif, vw^ < vxj olması durumunda pozitif olmaktadır. (5) eşitliğindeki cw'nin ifadesi (6 )'da verilmiştir. P, ? w cw = -{-vxj - vwij + 2Vsij + 2Vrpij)kwTv\ Buradaki kw şu şekilde ifade edilir: kw = (W32/L32)/(Wl4/Ll4) = (W42/L42)/(Wl6/Ll6) (6) (7) ıxvwi vektörünün giriş vektörüne en yakın vektör olmadığı durumda (.V = 0) ise ağırlık gerilimi (8)'de gösterildiği gibi değişecektir. ^^wij - ^\Cr\Vxj“uıij ) \ (8) Bu durumda &vwij, vwij > vxj olması durumunda pozitif, vwij < vxj olması durumunda negatif olmaktadır. (8) eşitliğindeki cr nin ifadesi ( 9) ;de verilmiştir. cr = -^(-vxj - vwij + 2VSij + 2VTpij)krTL Bu eşitlikteki kr ise (10) de verilmiştir: K = (W26/L26)/(Wl4/L14) = (W38/L38)/(W16/L16) (9) (10) H Vbi J M, H M2 N_C °~°l VPHİ ° - | M M, M13 f> M 14 M 10 M 15 N C -i JM, Bl M M S7 M l r M, VPH2 B2 M 16 M 17 M”]H VPH3 h m T 12 Şekil-4 Frekansa Duyarlılık Devresi. xSistemi nöronların kazanma frekansına duyarlı kılmak amacıyla Şekil- 4'teki devre kullanılmaktadır. Kazanan nöron için v-, gerilimi M4 tranzistörü üzerinden artırılır. VPHİ gerilimi to anından ti anına kadar Lojik-1 ise. 0ı vMtı) = «,(*o)(l - (Vbi + VT1 + Vn^Ah) + (VBı + VTı + VT2)2^M 1 - v,{t0)^Atı + (VBı + VTl + VT2)g-Atı (11) olacaktır. Kaybeden nörona ilişkin u7 gerilimi ise M\q tranzistörü ile azaltılır. Mı o tranzistörü t2 - t-$ zaman aralığında akım akıtıyorsa, vn(H) = Bl((2),-»^-^»A^ (12) şeklinde olacaktır. Giriş vektörüne en çok benzeyen ağırlık vektörü Şekil-6'daki devre ara cılığıyla seçilmektedir. Bu devre en büyük giriş gerilimine sahip nöronun çıkışını Lojik-1 'e çekerken diğerlerini Lojik-0'a bastırmaktadır. Uzaklık akımı ile frekansa duyarlılık akımının toplamı en küçük olan nöron kazanan olarak atanacağından, Şekil-6'daki devrenin girişine bu toplam akımı gerilime çevirecek bir kat yerleştirilmiştir. Bu devre Şekil-5'de verilmiştir. OVsin Şekil-5 Akımı gerilime çevirici. Vsim ile gösterilen gerilim 'sim - »-» ı 2 /3ı(VDD - 2VTon) şeklindedir. (13) xıIm“v« ^ J..HZ i L »mi yMI2 'Br-i1 İMU oK Hu*,,, Hlm* «HIE il Mi« o- if”M i, M“ MkriMLMic4 on HtMk3..H^-^- ^HE IM”>rCM (M| ŞekiI-6 En benzeyen ağırlık vektörünü belirleyen devre. xııYAZ YENİLE Şekil-7 Ağırlıkları yenileme sisteminin blok gösterimi. Kapasite üzerinde saklanan ağırlık gerilimleri üzerinde kaçak akımlar ve kapasitif etkiler dolayısıyla meydana gelebilecek bozulmaları azaltmak amacıy la Şekil- 7' deki sistemden yararlanılabilir. Öğrenme işi bittikten sonra ağırlık gerilimleri dijitale çevrilerek bellek üzerine yazılır (YAZ). Sistem öğrenme işi sonrası kullanılıyorken ağırlık gerilimleri peryodik olarak dijital bellekten oku nup yenilenebilir (YENÎLE). Bellek elemanı olarak Şekil-8'deki Oku/Yaz bellek ve ağırlıkları dijitale çevirmek için de Şekil-9'daki DAC kullanılmıştır. bit M 5 T word line M, P-ı M,.X. H bite M, ;^_ M, _, 4 word line T Şekil-8 Oku/ Yaz bellek hücresi. n^h V' 1 OH.. vpdat vpda2ı* O O vpıla2 B6c vpda! J vndu2c ? A. I vpda2 vpdale i "* Şekil-9 Dijital-Analog Çevirici. Şekil-9'daki devrenin çıkış gerilimi 1, 2 + Vi S6 26 128 (14) X111şeklindedir. Ardışıl yaklaşıklık prensibine göre çalışan Analog-Dijital Çevirici devresi de Şekil- 10'da görülmektedir. vpadl i °H Şekil-lO Analog-Dijital Çevirici xıv

Özet (Çeviri)

SUMMARY In this thesis, a novel competitive learning implementation is proposed. The novelty of this algorithm is in the frequency sensitivity and penalizing mech anisms it employes. In order to come up with a system implementing this novel algorithm, a new synapse has been designed. The synapse performs distance computation and weight adaptation tasks. The frequency sensitivity information is held on a capacitor for every neuron. Since the dissimilarity quantity is current, a voltage-input Winner-Take-All circuit was modified to select the minimum of the dissimilarity currents. An ADC-RAM-DAC loop was built for the refreshmen- t of the weight voltages. The layouts were drawn for AMS 1.2 \im double-poly double-metal technology and the network performance was examined through H- SPICE simulations. The algorithm was simulated by several programs written in C. VI

Benzer Tezler

  1. Tez No

    392500

    Online learning under adverse settings

    Karşıt koşullar altında çevrimiçi öğrenme

    HÜSEYİN ÖZKAN

    Doktora

    İngilizce

    İngilizce

    2015

    Elektrik ve Elektronik Mühendisliğiİhsan Doğramacı Bilkent Üniversitesi

    Elektrik-Elektronik Mühendisliği Ana Bilim Dalı

    DOÇ. DR. SÜLEYMAN SERDAR KOZAT

  2. Tez No

    872851

    Bütünleşik ürün karması planlaması için yeni bir optimizasyon yaklaşımı ve perakende sektöründe uygulaması

    A novel optimization approach for integrated product assortment and its application in the retail sector

    MUHAMMED CAN KONUR

    Doktora

    Türkçe

    Türkçe

    2024

    Endüstri ve Endüstri Mühendisliğiİstanbul Teknik Üniversitesi

    Endüstri Mühendisliği Ana Bilim Dalı

    PROF. DR. MEHMET BÜLENT DURMUŞOĞLU

  3. Tez No

    772080

    A data-centric unsupervised 3D mesh segmentation method

    Veri merkezli denetimsiz 3B nesne segmentasyon metotu

    TALYA TÜMER SİVRİ

    Yüksek Lisans

    İngilizce

    İngilizce

    2022

    Bilgisayar Mühendisliği Bilimleri-Bilgisayar ve KontrolOrta Doğu Teknik Üniversitesi

    Modelleme ve Simülasyon Ana Bilim Dalı

    DOÇ. DR. YUSUF SAHİLLİOĞLU

  4. Tez No

    629094

    Natural scene image text detection and recognition using a novel global curvature feature

    Yenı küresel eğri özellikleri kullanarak doğal sahne görüntü metni algılama ve tanıma

    BELAYNESH CHEKOL

    Doktora

    İngilizce

    İngilizce

    2020

    Bilgisayar Mühendisliği Bilimleri-Bilgisayar ve KontrolSakarya Üniversitesi

    Bilgisayar Mühendisliği Ana Bilim Dalı

    DOÇ. DR. NUMAN ÇELEBİ

  5. Tez No

    799950

    Çok katmanlı yapay sinir ağları modelleri için genetik algoritmalar kullanarak özgün mimari tasarımı: Nöral lojik devreler

    A novel architecture design for multi-layer neural networks by using genetic algorithms: Neural logic circuits

    HAMİT TANER ÜNAL

    Doktora

    Türkçe

    Türkçe

    2023

    Bilgisayar Mühendisliği Bilimleri-Bilgisayar ve KontrolSelçuk Üniversitesi

    Bilişim Teknolojileri Mühendisliği Ana Bilim Dalı

    PROF. DR. FATİH BAŞÇİFTÇİ

Geri Dön