Geri Dön

IQ-Math sayı standartlarında FPGA-tabanlı kaotik osilatörün tasarımı ve gerçeklenmesi

Design and implementation of FPGA-based chaotic oscillator in IQ-Math number standard

PDF İndir

  1. Tez No: 563509
  2. Yazar: HALİL İBRAHİM ŞEKER
  3. Danışmanlar: DR. ÖĞR. ÜYESİ İSMAİL KOYUNCU
  4. Tez Türü: Yüksek Lisans
  5. Konular: Elektrik ve Elektronik Mühendisliği, Electrical and Electronics Engineering
  6. Anahtar Kelimeler: Belirtilmemiş.
  7. Yıl: 2019
  8. Dil: Türkçe
  9. Üniversite: Afyon Kocatepe Üniversitesi
  10. Enstitü: Fen Bilimleri Enstitüsü
  11. Ana Bilim Dalı: Elektrik-Elektronik Mühendisliği Ana Bilim Dalı
  12. Bilim Dalı: Belirtilmemiş.
  13. Sayfa Sayısı: 100

Özet

Kaos veya kaotik sistemlerin periyodik olmayan karakteristikleri, başlangıç şartlarına ve sistem parametrelerine oldukça hassas bağımlı olmaları, durum uzayında periyodik olmayan özellikler taşımaları ve gürültü benzeri özelliklerinden dolayı son yıllarda mühendisliğin; kriptoloji, güvenli haberleşme, endüstriyel kontrol, yapay sinir ağları, rasgele sayı üreteçleri ve görüntü işleme gibi alanlarında kaotik osilatör tasarımı oldukça büyük öneme sahiptir. Sunulan bu tez çalışmasında gerçek zamanlı ve yüksek çalışma frekansına sahip FPGA tabanlı farklı IQ-Math sabit noktalı sayı standartlarında kaotik osilatörler tasarlanmış ve gerçeklenmiştir. Tezin ilk aşamasında, SEA kaotik sistemi Matlab tabanlı Euler, Heun, dördüncü dereceden Runge Kutta, beşinci dereceden Runge Kutta Butcher ve Dormand-Prince (DP) nümerik algoritmaları kullanılarak modellenmiştir. Çalışmadan elde edilen sonuçlar kullanılarak SEA kaotik sistemin kaos analizleri yapılmıştır. Modelleme sonucu kaotik osilatörün her bir nümerik algoritmaya ait zaman serileri ve faz portreleri incelenmiştir. SEA kaotik sisteminin DP-tabanlı nümerik modelinden diğer nümerik algoritmalara göre daha hassas çözümler elde edilmiştir. Tezin ikinci aşamasında, SEA kaotik sistemi 32-bit IEEE 754-1985 kayan noktalı sayı standardında DP nümerik algoritması kullanılarak FPGA çipi üzerinde VHDL dili ile kodlanmıştır. Yapılan tasarım Xilinx ISE 14.7 benzetim programı kullanılarak sentezlenmiş ve test edilmiştir. Ardından DP-tabanlı SEA kaotik osilatörü Xilinx Virtex-6 ailesi XC6VLX240T-1FF1156 FPGA çipi üzerinde gerçeklenmiştir. Tasarımdan elde edilen çip istatistikleri ve çalışma frekansı sunulmuştur. Tezin üçüncü aşamasında, SEA kaotik sistemi 32-bit (16I-16Q), 28-bit (14I-14Q), 24-bit (12I-12Q), 20-bit (10I-10), ve 16-bit (8I-8Q) IQ-Math sabit noktalı sayı standartlarına uygun biçimde DP nümerik algoritması kullanılarak FPGA çipi üzerinde VHDL dilinde kodlanmıştır. Yapılan tasarım Xilinx Virtex-6 ailesi XC6VLX240T-1FF1156 FPGA çipi üzerinde Xilinx ISE 14.7 benzetim programı kullanılarak sentezlenmiş ve test edilmiştir. Tasarımı yapılan beş farklı sabit noktalı sayı standardındaki SEA kaotik osilatörlerinin çip istatistikleri ve çalışma frekansları sunulmuştur. Tezin son aşamasında ise beş farklı IQ-Math sabit noktalı sayı formatındaki ve 32-bit IEEE 754-1985 kayan noktalı sayı formatındaki SEA kaotik osilatörlerin çip istatistikleri, çalışma frekansları karşılaştırılmıştır. Ayrıca FPGA üzerinde gerçeklenmesinden elde edilen sonuçlar kullanılarak RMSE ile MSE hata analizleri yapılmış ve çalışmalardan elde edilen sonuçlar değerlendirilmiştir.

Özet (Çeviri)

Due to the non-periodic characteristics of chaos or chaotic systems, their dependence on initial conditions and system parameters, their non-periodicity in the state space, and their noise-like characteristics, engineering in recent years; The design of chaotic oscillators in areas such as cryptology, secure communication, industrial control, artificial neural networks, random number generators and image processing is of quite great importance. In this thesis, chaotic oscillators have been designed and implemented in accordance with FPGA based IQ-Math fixed point number standards with real time and maximum operating frequency. In the first stage of the thesis, the SEA chaotic system was modelled using Matlab based Euler, Heun, fourth order Runge Kutta, fifth order Runge Kutta Butcher, Dormand-Prince (DP) numerical algorithms and chaos analysis of the SEA chaotic system. Time series and phase portraits of each numerical algorithm of the SEA chaotic oscillator were investigated. The DP-based numerical model of the SEA chaotic system is more sensitive than other numerical algorithms. In the second stage of the thesis, the SEA chaotic system was coded in the VHDL language on the FPGA chip using a 32-bit IEEE 754-1985 floating-point number standard DP numerical algorithm. The design was synthesized and tested using Xilinx ISE 14.7 simulation program. The DP-based SEA chaotic oscillator was then implemented on the Xilinx Virtex-6 family XC6VLX240T-1FF1156 FPGA chip. Chip statistics and maximum operating frequency of the DP-based SEA chaotic oscillator are presented. In the third stage of the thesis, the SEA chaotic system was encoded in the VHDL language on the FPGA chip using the DP numerical algorithm in accordance with 32-bit (16I-16Q), 28-bit (14I-14Q), 24-bit (12I-12Q), 20-bit (10I-10) and 16-bit (8I- 8Q) IQ-Math fixed-point number standards. The Xilinx Virtex-6 family was tested and synthesized using Xilinx ISE 14.7 simulation program on XC6VLX240T-1FF1156 FPGA chip. The chip statistics and maximum operating frequencies of the SEA chaotic oscillators in five different fixed-point number standards were presented. In the last stage of the thesis, chip statistics and maximum operating frequencies of the SEA chaotic oscillators in five different IQ-Math fixed-point number standards and 32- bit IEEE 754-1985 floating point number standard were compared. In addition, RMSE and MSE error on the results obtained from the implementation of FPGA were performed and the results obtained from the studies were evaluated.

Benzer Tezler

  1. Tez No

    579742

    FPGA üzerinde Euler algoritması kullanarak Van der Pol osilatörünün 32-bit IEEE 754-1985 ve IQ-Math sayı standartlarına göre tasarımı ve gerçeklenmesi

    Using Euler algorithm on FPGA Van der Pol oscillator of 32-bit IEEE 754-1985 and IQ-Math number standard design and realization

    ELİF KAŞİFOĞLU

    Yüksek Lisans

    Türkçe

    Türkçe

    2019

    Elektrik ve Elektronik MühendisliğiDüzce Üniversitesi

    Elektrik Eğitimi Ana Bilim Dalı

    DR. ÖĞR. ÜYESİ MUSTAFA DURSUN

  2. Tez No

    677638

    FPGA tabanlı IQ-math sayı standardında YSA aktivasyon fonksiyonlarının tasarımı ve gerçeklenmesi

    Design and implementation of FPGA-based ANN activation functions in IQ-math number standard

    MEHMET ŞAMİL AKÇAY

    Yüksek Lisans

    Türkçe

    Türkçe

    2021

    Elektrik ve Elektronik MühendisliğiAfyon Kocatepe Üniversitesi

    Elektrik-Elektronik Mühendisliği Ana Bilim Dalı

    DOÇ. DR. İSMAİL KOYUNCU

  3. Tez No

    275794

    FPGA tabanlı OFDM modem gerçeklenmesi

    FPGA based OFDM modem implementation

    SUHAP ŞAHİN

    Doktora

    Türkçe

    Türkçe

    2010

    Bilgisayar Mühendisliği Bilimleri-Bilgisayar ve KontrolKocaeli Üniversitesi

    Elektronik ve Haberleşme Mühendisliği Ana Bilim Dalı

    DOÇ. DR. ADNAN KAVAK

  4. Tez No

    466613

    Kaos tabanlı çift entropi çekirdekli gerçek rasgele sayı üreteci tasarımı ve FPGA üzerinde gerçekleştirilmesi

    Chaos-based dual entropy core true random number generator design and its realization on FPGA

    MURAT TUNA

    Doktora

    Türkçe

    Türkçe

    2017

    Bilgisayar Mühendisliği Bilimleri-Bilgisayar ve KontrolKarabük Üniversitesi

    Elektrik-Elektronik Mühendisliği Ana Bilim Dalı

    YRD. DOÇ. DR. CAN BÜLENT FİDAN

  5. Tez No

    666549

    Beynin sayısal işlevleriyle ilgili yapısal ve işlevsel bağlantısallığının matematik öğrenme güçlüğünde (diskalkuli) incelenmesi

    Investigation of the brain structural and functional connectivity related to numerical functions in dyscalculia

    NAZİFE AYYILDIZ

    Doktora

    Türkçe

    Türkçe

    2020

    FizyolojiAnkara Üniversitesi

    Disiplinlerarası Sinir Bilimleri Ana Bilim Dalı

    PROF. DR. METEHAN ÇİÇEK

Geri Dön