Feasibility study for dynamic context switching in partially reconfigurable fpgas
Kısmi yeniden yapılandırılabilir fpga üzerinde dinamik içerik değiştirmenin yapılabilirlik çalışması
- Tez No: 595431
- Danışmanlar: DOÇ. DR. CÜNEYT FEHMİ BAZLAMAÇCI
- Tez Türü: Yüksek Lisans
- Konular: Bilgisayar Mühendisliği Bilimleri-Bilgisayar ve Kontrol, Elektrik ve Elektronik Mühendisliği, Computer Engineering and Computer Science and Control, Electrical and Electronics Engineering
- Anahtar Kelimeler: Belirtilmemiş.
- Yıl: 2019
- Dil: İngilizce
- Üniversite: Orta Doğu Teknik Üniversitesi
- Enstitü: Fen Bilimleri Enstitüsü
- Ana Bilim Dalı: Elektrik-Elektronik Mühendisliği Ana Bilim Dalı
- Bilim Dalı: Belirtilmemiş.
- Sayfa Sayısı: 92
Özet
Hesaplama ve kontrol devrelerinin dinamik olan isteklere göre yeniden yapılandırılması işlemi Uygulamaya Dönük Entegre Devreleri'ne (ASIC) göre tasarım süresini kısaltan ve yeniden yapılandırılabilir alanın daha etkin kullanılmasını sağlayan tasarımcıya yardımcı bir kavramdır. Sıklıkla kullanılan Alan Programlanabilir Kapı Dizinleri (FPGA) hem tam hem de parçalı yeniden programlanma özelliğine sahiptir. Dinamik olarak kısmi programlama tekniği diğer kısımlar çalışırken sadece belli bir kısmı programlamak için kullanılan tekniktir. Bu teknik FPGA üzerinde farklı ve art arda çalışan devreler arasında geçiş yapmaya izin verir. Bir çalışan devrenin durdurularak çalıştığı bölgeden çıkarılması ve daha sonra tekrar çalıştırılması zaman kritik ve gerçek zamanlı uygulamalarda gereklidir. Devrenin bulunduğu kısımdan çıkarılması bütün durum bilgilerinin başka bir yere kaydedilmesini ve daha sonra kaydedildiği yerden okunup çalışmasına kaldığı yerden devam ettirilmesini gerektirir. Bu tez çalışmasında, günümüz FPGA entegrelerinde dinamik olarak içerik değiştirmenin uygulanabilirliği araştırılmıştır. Bunun için, Yonga üzeri Sistem (SoC) mimarisinde yeniden programlanabilir bir sistem incelenmiştir. Xilinx firmasına ait Zynq SoC devresi kullanılmıştır ve AXI4 tabanlı kısmi programlanabilir blok mimarisi uygulanmıştır. DMA mimarisi kullanılarak, çalışan devreyi geri okuma ve yeniden programlama yapısı uygulanmıştır. DDR hafıza programlama dosyalarının saklanması için kullanılmıştır. Programlama dosyaları FPGA'yı programlamak için kullanılmaktadır. Tasarlanan sistem büyük bir mimari gerektiren devreler için gerekli kaynağı azaltıp, zaman kritik uygulamalarda yapılandırma hafızasını okuma ve hafızaya yazma mekanizmalarını az bir zaman kaybıyla mümkün kılmaktadır.
Özet (Çeviri)
Reconfiguration of computing and control circuits according to dynamically changing needs is a supportive concept which saves design-time and the space needed for floorplanning in comparison to application specific integrated circuits (ASIC). FPGAs which are commonly used reconfigurable devices have both full and partial reconfiguration features. Dynamic partial reconfiguration is a technique which enables some part of the circuit to be reconfigured while other parts are running. This feature allows the user to switch between different and successive tasks working in a particular block of an FPGA device. Preemption of a task might also be needed in dynamically running circuits for real-time/time-critical application requirements. Preemption requires that all current state information of the circuit is saved somewhere else before running another circuit and to run the previously saved circuit where it was stopped from. This thesis study investigates the feasibility of dynamic context switching in modern-day FPGAs. For this, a reconfigurable System-on-Chip (SoC) architecture is examined. Xilinx Zynq SoC is used and AXI4-based partially reconfigurable block structure is implemented. By using DMA, readback and reconfiguration structures are implemented. DDR memory is used to store bitstream files when a partial bitstream file is downloaded to the FPGA. The resulting system designed helps to reduce required resources for big size circuits by providing and enabling a context-save and context-restore mechanism for time-critical tasks with considerably low overhead.
Benzer Tezler
- Performance prediction and optimization of raise boring machines (RBMs)
Başyukarı delme makinelerinin (BDM) performanslarının tahmini ve optimizasyonu
AYDIN SHATERPOUR MAMAGHANI
Doktora
İngilizce
2022
Maden Mühendisliği ve Madencilikİstanbul Teknik ÜniversitesiMaden Mühendisliği Ana Bilim Dalı
PROF. DR. HANİFİ ÇOPUR
- Yatırım projelerinin değerlendirilmesinde evrimsel algoritma kullanımı yap işlet devret modeli altyapı projesi üzerine bir uygulama
Use of evolutionary algorithm in the investment projects evaluation an application on the infrastructure project within the context of build operate transfer model
ELİF ACAR
- Etmen tabanlı bir anlamsal süreç çalışma ortamının geliştirilmesi
Development of an agent-based semantic business process management framework
HÜSEYİN KIR
Doktora
Türkçe
2021
Bilim ve Teknolojiİstanbul Teknik ÜniversitesiBilgisayar Mühendisliği Ana Bilim Dalı
PROF. DR. TAKUHİ NADİA ERDOĞAN
- Enerji depolamada yenilikçi karbon yapılı esnek yüzeylerin üretimi ve analizi
Production and analysis of novel carbon structured flexible surfaces for energy storage applications
ESRA ŞERİFE KILIÇ
Doktora
Türkçe
2024
Tekstil ve Tekstil Mühendisliğiİstanbul Teknik ÜniversitesiTekstil Mühendisliği Ana Bilim Dalı
PROF. DR. ALİ DEMİR
- Deleuze'ün oluş kavramı çerçevesinde 2010 sonrası Türk sinemasında minör anlatılar
Minor narratives in post-2010 Turkish cinema in the context of the Deleuzian concept of becoming
KADRİYE TÖRE ÖZSEL
Doktora
Türkçe
2021
FelsefeEge ÜniversitesiRadyo Televizyon ve Sinema Ana Bilim Dalı
PROF. DR. LALE KABADAYI