First order noise shaping sar adc with a novel sc filter
Özgün anahtarlamalı kondansatör filtreli birinci derece gürültü şekillendiren ardışıl yaklaşımlı analogdan sayısala dönüştürücü
- Tez No: 637229
- Danışmanlar: DR. ÖĞR. ÜYESİ İSMAİL ÇEVİK
- Tez Türü: Yüksek Lisans
- Konular: Elektrik ve Elektronik Mühendisliği, Electrical and Electronics Engineering
- Anahtar Kelimeler: Belirtilmemiş.
- Yıl: 2020
- Dil: İngilizce
- Üniversite: İstanbul Teknik Üniversitesi
- Enstitü: Fen Bilimleri Enstitüsü
- Ana Bilim Dalı: Elektronik ve Haberleşme Mühendisliği Ana Bilim Dalı
- Bilim Dalı: Elektronik Mühendisliği Bilim Dalı
- Sayfa Sayısı: 77
Özet
Taşınabilir cihazların yayıngınlaşması ve gelişen biyo uygulamalar enerji verimliliği çok yüksek olan çözümler gerektirmektedir. Bu uygulamalar ölçülen datanın bir analogdan sayısala (A/S) dönüştürücü bloğu aracılığıyla farklı şekillerde işlenmesine ihtiyaç duyar. Biyo uygulamalar için 0-10 kHz bant genişliği tipik değerlerdir ve bu frekans aralığındaki en efektif çözüm ardışıl yaklaşımlı dönüştürücü mimarisi ile elde edilir. Bu mimarinin verimli çalışması büyük oranda bir kondansatörlü sayılsandan analoğa (S/A) dönüştürücü bloğuna uygulanacak anahtarları kontrol eden sayısal devrelerden oluşmasından kaynaklanmaktadır. Ancak, referans gerilimlerinin üretilmesi ve dönüştürücü çıkışının giriş sinyalinden çıkarılması/toplanması adına kullandıkları kondansatörlü (S/A) dönüştürücülerinde her 1 efektif bit artışı için 2 kat alan artışı gerekir. Bu duruma ek olarak karşılaştırıcı devresinin transistör gürültüleri de 2 kat düşürülmek zorundadır ve bu durum hem güç tüketimini hem de artan transistör kapasiteleri yüzünden oluşacak iki yönlü sinyal sızıntılarını arttırarak devrenin istenilen efektif bit sayısına ulaşmasına engel olmaktadır. Bu nedenlerden ötürü ardı¸sıl yaklaşımlı dönüştürücülerin çözünürlükleri 70 dB sinyal/gürültü oranı üzerine çıkartılmak istenildiğinde hem alan hem de enerji verimlilikleri hızlıca kaybolmaya başlamaktadır. Aynı frekanslarda delta-sigma (DS) tipi dönüştürücüler aynı giriş sinyalinin defalarca düşük çözünürlükteki dönüşümü ile 12 bit ve üzeri çözünürlükler sağlayabilmektedirler; fakat fazladan elde edilen çözünürlük için güç tüketimi arttırılmış olur. DS yapılarında her çevrim sonundaki hata çıkışın girişten çıkarılması sonucunda elde edilir. Bulunan hata değeri ise uygun bir gecikmeli alçak geçiren filtreden geçirilerek tekrardan (A/S) bloğuna sokulur. Bu operasyon sonucunda çevrim hatasından oluşan gürültü spektrumu yüksek frekanslara itilerek gürültü spektrumu şekillendirilmiş olur. Bu tip yapılarda çıkışın anlık değeri dönüşüm sonucu niteliğine sahip değildir. Gürültünün bastırıldığı bant içi bölgedeki sinyale ulaşabilmek için çıkışın fazladan dönüşüm oranında bir alınacak ortalaması çıkışın nihai değeri olarak kabul edilir. Başka bir deyişle çıkışın kendisi değil ortalaması gerçek çıkış olarak düşünülmelidir. Bu yapının dezavantajı düşük çözünürlükteki çevrim hatasının referans gerilimiyle karşılaştırılabilecek büyük bir değer olmasından dolayı bu hata gerilimini işleyecek alçak geçiren (integratör) filtre bloklarının da çok güç harcamasını gerektirmesidir. Ek olarak, işlenmiş çevrim hatasını (A/S) dönüşümünden sonra giriş sinyalinden çıkartılabilmesi için fazladan bir (S/A) bloğu ile tekrar dönüşüme uğraması gerekliliğidir. Bütün bu sebepler DS devrelerinin enerji verimliliğini kötü etkilemektedir. Ardışıl yaklaşımlı dönüştürücülerdeki hızla artan (S/A) dönüştürü boyutu ve karşılaştırıcı gürültüsü sorunlarının hiç yaşanmaması adına son yıllarda öne çıkan DS ile ardışıl yaklaşımlı yapıların hibritleştirilmesi ile sentez bir yapı ortaya çıkarma çabaları gözlemlenmiştir. En etkili ve kolay yöntem olarak her çevrim sonunda oluşan nicemleme hatasının (S/A) dönüştürücüden örneklenip gecikmeli bir alçak geçiren filtreden geçirilmesi ile elde edilebildiği görülmüştür. Bu metot içinde ardışıl yaklaşımlı dönüştürücü bir DS devresindeki gecikmeli integratör bloğu dışındaki her şeyi kapsamaktadır. Bu nedenle de DS dönüştürücü yerine“gürültü şekillendiren ardışıl yaklaşımlı dönüştürücü”olarak isimlendirilmesi daha doğrudur. Bu yaklaşım dönüşümler sonucunda ardışıl yaklaşımlı yapıların çevrim sonunda kondansatörlü (S/A) dönüştürücüsünde çevrim hatasını bulundurmasını avantaja çevirip bu hata geriliminin bir alçak geçiren filtre aracılığıyla bir sonraki çevrimde karşılaştırıcıya uygulanması ile hali hazırda bulunan dönüştürücüye delta-sigma operasyonu yaptırılarak bant içinde gürültü bastırması şeklindedir. Tezin konusu olarak bu tarz yapıların incelenmesi ve bu sayede ardışıl yaklaşımlı dönüştürücü yapıların enerji verimliliğinin 10 bit ve üzeri efektif çözünürlüklerde de korunması hedeflenmiştir. Bu yapının temel avantajı çok bitli operasyonu ile çevrim hatasının referans gerilimine oranla çok daha küçük bir değer olması bu yüzden de basit bir alçak geçiren filtre ile kolaylıkla gerçeklenebiliyor olmasıdır. Devrenin yüksek verimliliğini koruduğu bir çözünürlükte tasarım yapabilmek adına 8 bitlik ardışıl yaklaşımlı devre tercih edilmiştir. Frekans aralığı içinse az alan ve düşük güç tüketimi gerektiren biyo uygulamalar düşünülerek 0-10 kHz aralığı seçilmiştir. Gürültü şekillendiren ardışıl yaklaşımlı yapılar kayıplı (pasif) veya kayıpsız (aktif) integratörler ile gerçeklenmektedirler. Literatürdeki bütün aktif ve pasif gürültü şekillendiren ardışıl yaklaşımlı dönüştürücü yapıları tarandıktan sonra pasif yerine aktif filtreli olarak çalışılması tercih edildi. Bunun başlıca sebepleri öncelikle pasif gerçekelemelerin çoğunlukla karşılaştırıcı devresinde fazladan bir adet giriş transistörü ikilisine ihtiyaç duyması ile karşılaştırıcı yapısının gürültü katkısının artması, çevrim sonunda pasif integral alımı işleminin gerçekleşebilmesi için fazladan saat darbeleri ekleniyor olması ve en önemlisi gürültü transfer fonksiyonunun parametrelerinin uygulamalara spesifik olarak yeterince serbestçe ayarlanamamasıdır. Bu tezde aktif devrelerin güç tüketimini düşürecek ve oluşacak 1/f gürültüsünü de zayıflatacak özgün bir anahtarlamalı kondansatör filtre çözümü ortaya atılmıştır. Bu yapıyı diğer yapılardan ayıran özellikleri girişte tampon yapı kullanmak yerine örnekleme kapasitesini her daim (S/A) dönüştürücüye bağlı bulundurarak sabit bir yükleme yapmaktadır; ayrıyeten çok güç tüketen işlemsel kuvvetlendirici blokları yerine tipik bir evirici devresini filtrenin lineer kuvvetlendiricisi olarak değerlendirmektedir. Ortaya atılan yapının parazitik kapasitelerden ötürü olan yük paylaşımları ve kuvvetlendiricinin sonlu kazancı gibi idealsizlikleri göz önünde bulundurularak detaylı teorik analizi yapılmıştır. Bu analizde ortaya atılan yapının sadece küçük çevrim hatası gerilimini işleyeceğinden ötürü sonlu frekans cevabı ve sonlu çıkış akımından kaynaklanabilecek potansitel sorunlar göz ardı edilmiştir. Bu fikir 8 bitlik (S/A) dönüştürücülü bir ardışıl yaklaşımlı devre üzerinde test edilmiştir. Nihai çözünürlük olarak ise 70 dB sinyal/gürültü oranı hedeflenmiştir. VerilogA ortamında yapılan davranışsal modellerin ardında devre X-FAB 180 nm CMOS prosesinde transistör seviyesinde gerçeklenmiştir. İlk olarak filtrede kullanılacak olan eviricinin sağlaması gereken minimum DC kazancı üretim varyasyonlarına rağmen sağlayabilecek bir evirici tasarlanıp beklenen performansı gösterdiği teyit edilmiştir. Daha sonra ise filtrenin bağlanacağı 8 bit ardışıl yaklaşımlı dönüştürücünün tasarlanılmasına geçilmiştir. Dönüştürücü kontrol bloğu ve bu bloğun zamanlama diyagramı belirlenen bütün bitlerin mutlaka (S/A) dönü¸stürücü bloğuna uygulanacağı şekilde tasarlanmıştır. Karşılaştırıcı devresinin çalışma frekansında düzgün çalıştığı gözlenip herhangi bir meta-stabilite sorununa sahip olmamasına dikkat edilmiştir. (S/A) dönüştürücünün birim kapasite boyutu filtre ile olan yük paylaşımı, termal gürültüsü ve üretim varyasyonlarından gelecek hataları göz önünde bulundurularak tasarlanılmış olup CSAtool adı verilen MATLAB temelli bir algoritma ile diferansiyel/integral doğrusalsızlıkları gözlemlenmiştir. (S/A) dönüştürücüye bağlanacak olan anahtarlar ise kondansatörler ile RC yapıları oluşturarak sonlu yükselme davranışı göstermektedirler. Bu nedenle de anahtarların üretim ve sıcaklık varyasyonlarına rağmen maksimum dirençlerinin 8 bitlik operasyon için gereken yükselme/oturma süresini sağlayacakları düşüklükte olmalarına dikkat edilerek geçiş kapısı transistörleri uygun şekilde boyutlandırılıp gerekli simülasyonları yapılmıştır. Önce ardışıl yaklaşımlı yapının blokları 8 bit çözünürlük hedeflenerek gerektiği şekilde tasarlanmıştır. (S/A) dönüştürücünün birim kondansatör değeri uyumsuzluk şartları üzerinden 8 bitlik operasyona uygun olarak seçilmiştir; bu sayede herhangi bir kalibre edici ek devreye ihtiyaç kalmamıştır. Gürültü bastırılması operasyonundan gelecek ekstra çözünürlük için gerekli olacak (S/A) dönüştürücü lineerliği için uygun bir kalibrasyon tekniğinin uygunlaması kapasite boyutlarını büyültmektense alan tüketimi açısından daha verimli olacağı görülmüştür. Ardışıl yaklaşım mantığının gerçeklenmesinde ise bütün bitler belirlendikten sonra yine de son bit değerini (S/A) dönüştürücüye uygulayacak şekilde kurgulanmıştır ki gürültü bastırma operasyonu için gerekli geçerli artık gerilim elde edilebilsin. (S/A) anahtarlanması içinse alt plaka anahtarlaması daha iyi lineerliğinden ötürü üst plaka anahtarlamasına tercih edilmiştir. Bu çalışma ile sadece basit bir evirici devresi kullanan anahtarlamalı kondansatör integratör devre ile alan tüketimindeki minimal bir artışla ekstra çözünürlük elde edilmiştir. Simülasyon sonuçlarında görülmektedir ki fazladan dönüşüm oranının sadece 8 olması ile 11.65 efektif bit çözünürlük (71.95 dB sinyal/çözünürlük) elde edilebilmektedir. Ortaya atılan filtrenin örnekleme kapasitesi ile ana (S/A) dönüştürücü kapasite arasındaki yük paylaşımından dolayı giriş gerilimi referans gerilimine kadar arttırılsa da sistemin doymaya girmediği gözlenmiştir. Birim kondansatör değerinin uyumsuzluk hataları göz önünde bulundurularak dikkatlice boyutlandırılmasını sonucunda devrenin üretim varyasyonlarına rağmen hedef çözünürlük değerini sağlayabildiği görülmüştür. Devrenin 231.7 fJ/dönüşüm enerji verimliliği sahip olup 15.18 mW toplam güç tüketmektedir. ˙Ileri çalı¸sma olarak ise ortaya atılan özgün filtrenin ikinci dereceden gürültü bastıran versiyonu geli¸stirilecektir. ˙Ihtiyaç görülürse devreden elde edilecek çözünürlükle paralel olarak (S/A) dönü¸stürücünün lineerli˘gi çe¸sitli kalibrasyon teknikleri ile arttırılabilir. Kar¸sıla¸stırıcı blo˘gunun gürültüsünün nasıl ¸sekillendi˘gi ve fazladan giri¸s ikilileri eklenmesi durumda olu¸sabilecek sorunların giderilmesine yönelik çözümler aranacaktır. Son olarak ise, çok bitli operasyonlarda daha iyi çalı¸san“dithering”tekni˘gi de ortaya atılan gürültü ¸sekillendiren ardı¸sıl yakla¸sımlı yapıya entegre edilmek istenmektedir. Bu sayede harmonik frekansları zayıflatılmı¸s daha temiz ve yüksek dinamik aralı˘ga sahip bir çıkı¸s spektrumu elde edilmi¸s olacaktır.
Özet (Çeviri)
Increasing demand on energy efficient devices for bio-applications and portable devices ask for better solutions. Many of these applications require an analog-to-digital converter (ADC) in order to further process the recorded data. 0-10 kHz bandwidth is common for bio-applications and in this frequency range successive approximation register (SAR) ADC type is the most efficient architecture. The reason comes from the fact that this circuitry consists of mostly digital gates which control the switches connected to the capacitive digital-to-analog converter (DAC). However, SAR type converters lose both the area and energy efficiency very rapidly if signal-to-noise ratio (SNR) is pushed ahead of 70 dB. In the similar frequency range delta-sigma (DS) converters can provide much higher resolutions than 12 bits using low resolution quantization yet they rely on over conversion of the input signal therefore increasing the power consumption in exchange for extra resolution. A prevailing approach in the recent years is to search for hybridization techniques for SAR and DS such that increased DAC size and comparator noise would not occur when SAR resolution is kept increasing. The most effective and easy to implement idea is found to be connecting a delaying low pass filter to the DAC and processing the quantization error at the end of each conversion. In this method, SAR is everything in a delta-sigma circuit except the delaying integrator block. Due to this reason this technique is more appropriately called“noise shaping SAR”instead of a delta-sigma converter. A literature review of all passive and active noise shaping ideas for SAR is critiqued and active filtering option is chosen. There are several reasons for this, first most passive methods require an extra input pair for the comparator which increases its noise contribution, secondly they require extra timing slots at the end of the conversion and more importantly in active implementations the noise transfer function is more flexible and can be tailored to the on hand application's needs. A novel switched-cap (SC) integrator solution is suggested and analyzed in detail. This idea is tested on a SAR circuit with an 8-bit DAC and a ultimate resolution of 70 dB SNR or more is targeted. After behavioral simulations are done in MATLAB and verilogA environment the circuit is designed using X-FAB 180 nm CMOS process. By doing careful calculations of the mismatch error from the capacitive DAC, a calibration circuit was not needed. Simulation results show that only for an oversampling ratio (OSR) of 8, 11.65 effective number of bits (71.95 dB SNDR) was achievable and careful calculations of the unit capacitance size of digital-to-analog converter used in the circuit resulted in tolerable mismatch error without any calibration circuit. The circuit has an efficieny of 231.7 fJ/conv. and consumes a total power of 15.18 mW.
Benzer Tezler
- Sismik titreşimler altında betonarme perde ve çerçeve sistemlerin doğrusal olmayan stokastik analizi
Non-linear stochastic analysis of 3D reinforced-concrete shear wall-frame structures under seismic excitation
BEYZA TAŞKIN
- Genişbandlı şebekelerde hizmet adaptasyon protokolleri
Başlık çevirisi yok
RECEP EVREN PALANDUZ
Yüksek Lisans
Türkçe
1999
Elektrik ve Elektronik Mühendisliğiİstanbul Teknik ÜniversitesiElektronik ve Haberleşme Mühendisliği Ana Bilim Dalı
PROF. DR. GÜNSEL DURUSOY
- İkinci dereceden sigma-delta modülatörünün pratik olarak gerçekleştirilmesi ve incelenmesi
Analysis and practicial realization of second order sigma-delta modulator
DAVUT HANBAY
Yüksek Lisans
Türkçe
2003
Elektrik ve Elektronik MühendisliğiFırat ÜniversitesiElektrik-Elektronik Mühendisliği Ana Bilim Dalı
YRD. DOÇ. DR. AHMET UÇAR
- Low power continuous time sigma delta modulator and decimation filter design
Düşük güç tüketimli sürekli zaman sigma delta modülator ve örnek seyreltme süzgeci tasarımı
MEHMET İNCE
Yüksek Lisans
İngilizce
2014
Elektrik ve Elektronik MühendisliğiBoğaziçi ÜniversitesiElektrik-Elektronik Mühendisliği Ana Bilim Dalı
PROF. GÜNHAN DÜNDAR
- Second order sigma delta modulator architecture with low voltage swing at the output of the first integrator
Birinci integratör çıkışında düşük gerilim salınımlı ikinci derece sigma delta kipleyici yapısı
NECMETTİN LEVENT ÇAKIR
Yüksek Lisans
İngilizce
2010
Elektrik ve Elektronik MühendisliğiBoğaziçi ÜniversitesiElektrik-Elektronik Mühendisliği Ana Bilim Dalı
PROF. GÜNHAN DÜNDAR