Converging towards FPGA specific design decisions made on a list scheduling algorithm for effective execution
Başlık çevirisi mevcut değil.
- Tez No: 665669
- Danışmanlar: PROF. DR. HASAN FATİH UĞURDAĞ, DOÇ. DR. ALİ AKOĞLU
- Tez Türü: Yüksek Lisans
- Konular: Elektrik ve Elektronik Mühendisliği, Electrical and Electronics Engineering
- Anahtar Kelimeler: Belirtilmemiş.
- Yıl: 2021
- Dil: İngilizce
- Üniversite: Özyeğin Üniversitesi
- Enstitü: Fen Bilimleri Enstitüsü
- Ana Bilim Dalı: Elektrik-Elektronik Mühendisliği Ana Bilim Dalı
- Bilim Dalı: Belirtilmemiş.
- Sayfa Sayısı: 64
Özet
Yeni gelişmekte olan bilgisayar sistemlerinde, heterojen işlemciler yaygınlaştıkca, uygulamaların birden çok işlemci elemanlarına (PE) atanması onemli hale gelmektedir. Bu tez atama süresini azaltma problemini donanım üzerinde uygulayarak ele almaktadır. Bu amaçla, literatürde önde gelen bir görev atama algoritmasını (HEFT) FPGA üzerinde verimli bir şekilde gerçekledik (FPGA-HEFT). FPGA-HEFT'e ek olarak, donanıma daha uygun bir yöntem gelistirerek onu da gerçekleştirdik. HEFT (tam ismi: Heterojen En Erken Bitme Zamanı) algoritması bir uygulamanın toplam calışma süresini en kısaya indirmeyi hedefleyen bir görev atama algoritmasıdır. HEFT'in ve diğer liste bazlı görev atama algoritmalarının yaklaşımına göre, bir çevrimsiz görev akış diyagramı şeklinde ifade edilen uygulama algoritmaya giriş olarak beslenir, algoritma ise atomik görevleri daha önceden karakterize edilmiş bu görev akış diyagramını mevcut PE'ler üzerine atamaktadır. HEFT diğer çesitli görev atayıcılardan daha kısa bir uygulama çalışma süresi üretmesinin yanında kendisinin de hızlı koşmasıyla ayrışmaktadır. Yine de, gerçek zamanlı uygulamalarda görev atayacının çalışma süresi ne kadar kısaysa, o kadar kullanışlıdır. Bilgimiz dahilinde, bu çalışma literatürde HEFT'i donanım (FPGA) üzerinde gerçekleyerek görev atama süresini milisaniyeler mertebesinden bir mikrosaniyeden daha az süreye indiren tek çalışmadır. Tasarımdaki veri bağımlılıkları paralelliği kısıtladığından, HEFT'in donanıma taşınması zorlu bir süreç olmuştur. Etkili bir bellek erişim modelinin tasarımı ve bir“artımlı sıralayıc”, bu donanım gerçeklemesinin gecikmesini azaltmada kilit unsurlar olmuşlardır. Bu tezde, FPGA-HEFT'le beraber kendi algoritmamızın donanım gerçeklemelerinin sonuçları da rapor edilmiştir. Ayrıca FPGA-HEFT, ARM tabanlı bir SoC'ye entegre edilerek gerçekçi bir iş yükü kullanarak işlevselliğini doğrulanmıştır.
Özet (Çeviri)
As heterogeneous computing becomes prevalent in emerging computing systems, scheduling applications on to multiple processing elements (PEs) proves to be nontrivial. This thesis addresses the problem of minimizing scheduling latency by implementing it on a dedicated piece of hardware. To this end, we took a leading scheduling algorithm from the literature (HEFT) and came up with an efficient implementation of it on FPGA (FPGA-HEFT). In addition to HEFT, we devised a new hardware friendly algorithm and implemented it as well. HEFT (stands for Heterogeneous Earliest Finish Time) aims to minimize the total execution time of an application. The paradigm of HEFT and similar list-based scheduling algorithms is such that it accepts an acyclic task graph as input at run-time and assigns/schedules the precompiled atomic tasks that make up the graph to PEs. HEFT stands out among many such schedulers not only because it produces shorter schedules but it also runs fast. However, in real-time applications, the lower the latency, the better it is. That is why we implement the scheduler in hardware. To the best of our knowledge, this work is the only work that implements HEFT in hardware (on FPGA) lowering its latency from milliseconds to as much as less than a microsecond. Porting HEFT to hardware has been challenging as data dependencies limit the amount of parallelism. Design of an efficient memory access pattern as well as an“incremental sorter”were key enablers in reducing the latency of the hardware implementation. In the thesis, we report the results of FPGA-HEFT and our own scheduling algorithm implementation. We also integrated our FPGA-HEFT into an ARM-based SoC and validated its functionality using a realistic workload.
Benzer Tezler
- FPGA based hardware accelerator for euler equations with finite volume method
Euler denklemleri için sonlu hacimler yöntemi ile FPGA tabanlı donanım hızlandırıcı
EMİNE ELİF YİĞİT
Yüksek Lisans
İngilizce
2024
Elektrik ve Elektronik Mühendisliğiİstanbul Teknik ÜniversitesiSavunma Teknolojileri Ana Bilim Dalı
DR. ÖĞR. ÜYESİ RAMAZAN YENİÇERİ
- Assessing the Turkish model: The modernisation trajectory of Turkey through the lens of the multiple modernities paradigm
Başlık çevirisi yok
OĞUZHAN GÖKSEL
- Hannah Arendt'in haklara sahip olma hakkı ve mülteci krizi
Hannah Arendt's right to have rights and the crisis of refugees
IRMAK KEPENEK
Yüksek Lisans
Türkçe
2021
HukukGalatasaray ÜniversitesiKamu Hukuku Ana Bilim Dalı
DOÇ. DR. BİRDEN GÜNGÖREN BULGAN
- Özel yetenekli öğrencilerin artırılmış gerçekliğe yönelik tutumları ve sosyal bilgiler dersindeki uygulamaya dönük görüşleri
Attitudes of gifted students towards augmented reality and their opinions about augmented reality applications in Social Studies courses
TUĞÇE ÖZDEN ÇINAR
Yüksek Lisans
Türkçe
2022
Eğitim ve ÖğretimAfyon Kocatepe ÜniversitesiTürkçe ve Sosyal Bilimler Eğitimi Ana Bilim Dalı
PROF. DR. HAKKI YAZICI
- Computational analyses of die-embedded microchannels for high electron mobility transistors considering thermal, hydrodynamic and structural behavior
Yüksek elektron mobiliteli transistorlara uygulanmış gömülü mikrokanal yapılarının ısıl, hidrodinamik ve yapısal davranışlarının hesaplamalı analizleri
ORÇUN YILDIZ
Yüksek Lisans
İngilizce
2023
Makine Mühendisliğiİstanbul Teknik ÜniversitesiMakine Mühendisliği Ana Bilim Dalı
DR. ÖĞR. ÜYESİ ALAEDDİN BURAK İREZ
PROF. DR. LÜTFULLAH KUDDUSİ