Efficient FPGA implementation on convolutional multiply-add operations
Başlık çevirisi mevcut değil.
- Tez No: 795785
- Danışmanlar: DR. ÖĞR. ÜYESİ UĞUR ÇİNİ
- Tez Türü: Yüksek Lisans
- Konular: Elektrik ve Elektronik Mühendisliği, Electrical and Electronics Engineering
- Anahtar Kelimeler: Belirtilmemiş.
- Yıl: 2022
- Dil: İngilizce
- Üniversite: Üsküdar Üniversitesi
- Enstitü: Fen Bilimleri Enstitüsü
- Ana Bilim Dalı: Elektrik-Elektronik Mühendisliği Ana Bilim Dalı
- Bilim Dalı: Belirtilmemiş.
- Sayfa Sayısı: 47
Özet
Dijital Sinyal İşlemcileri (DSP'ler), filtreleme, konvolüsyon vb. işlemler için Çarpma-Toplama (MAC) üniteleri gerektirirler. DSP sisteminin genel performansı, MAC biriminin performansına bağlıdır. Bu nedenle MAC yapısının hız ve alan optimizasyonu DSP sistemleri için esastır. Daha önce, optimizasyon için çeşitli çarpma-toplama şemaları kullanılmıştır. Çoğu optimizasyon şeması, VLSI tasarımındaki kısmi çarpımları azaltmak için sayıcı ve kompresörleri içerir. Buna karşılık, performansı artırmaya yardımcı olan ve kompresör ağaçlarına kıyasla daha az alan gerektiren hızlı taşma zincirleri sağladıkları için yeniden yapılandırılabilir sistemler taşma-yayılma toplama şemaları kullanılır. Bu çalışmada, kısmi çarpan üretimi ve kısmi çarpan indirgemesi için değiştirilmiş bir Booth kodlayıcıyı ve işlenen sayısının dağılımı ve genişliğinin her biri için eşdeğer olması nedeniyle eşit gecikmelere sahip daha küçük çok işlenenli toplayıcı bloklarını içeren iyileştirilmiş bir yeniden yapılandırılabilir sistem geliştirilmiştir. Bu nedenle, tam yedekli kısmi ürün azaltma şemasına kıyasla daha verimli ve kompakt bir çoklu-birikimli birim mimarisi elde edilir. Önerilen yapı, çıktıda taşıma-yayma şeması ile çift taşıma-kaydetme kodlama şemasını birleştirdiği için doğası gereği bir melezdir. Önerilen yapı, Altera Stratix III FPGA üzerinde uygulanmaktadır ve sonuç, 1 seviyeli boru hattı yapısının, geleneksel MAC birimlerinden ve önceki geliştirilmiş yapılardan en yüksek hızı sağladığını göstermektedir.
Özet (Çeviri)
Digital Signal Processors (DSPs) require multiply-accumulate units for operations such as filtering, convolution, etc. The overall performance of the DSP system depends on the performance of the MAC unit. Therefore, speed and area optimization of MAC structure is essential for DSP systems. Previously, various multiplier and adder schemes have been employed for optimization. Most optimization schemes involve counters and compressors in order to reduce partial products in VLSI design. Therefore, reconfigurable systems carry-propagate addition schemes are employed as they provide fast carry chains that help boost the performance and require less area as compared to compressor trees. In this work, an improved reconfigurable system is developed which involves a modified Booth encoder for partial product generation and partial product reduction, and smaller multi-operand adder blocks having equalized delays since the distribution of the number of operands and its width are equivalent for each block. Hence, a more efficient and compact multiply-accumulate unit architecture is achieved compared to a full redundant partial products reduction scheme. The proposed structure is a hybrid in nature since it merged the carry-propagate scheme and double carry-save encoding scheme at the output. The proposed structure is implemented on Altera Stratix III FPGA and the result shows that 1-level pipelined structure provides the fastest speed than conventional MAC units and previous improved structures.
Benzer Tezler
- An FPGA implementation of a RISC-V based SOC system with custom instruction set for image processing applications
Görüntü işleme uygulamaları için özel komut setine sahip RISC-V tabanlı bir SOC sısteminin FPGA gerçeklemesi
ERFAN GHOLIZADEHAZARI
Yüksek Lisans
İngilizce
2021
Elektrik ve Elektronik Mühendisliğiİstanbul Teknik ÜniversitesiElektronik ve Haberleşme Mühendisliği Ana Bilim Dalı
PROF. DR. SIDDIKA BERNA ÖRS YALÇIN
- Evrişimsel sinir ağlarının FPGA üzerindehızlı ve kaynak verimli kısmi yapılandırma tabanlı gerçeklenmesi
Fast and resource efficient implementation of convolutional neural networks on FPGA based on partial reconfiguration
HADEE MAD-A-DUM
Doktora
Türkçe
2022
Bilgisayar Mühendisliği Bilimleri-Bilgisayar ve KontrolKocaeli ÜniversitesiBilgisayar Mühendisliği Ana Bilim Dalı
PROF. DR. YAŞAR BECERİKLİ
- OFDM tabanlı temel bant WIMAX fiziksel katman vericinin FPGA üzerinde gerçeklenmesi
Implementation of OFDM based WIMAX physical layer baseband transmitter on FPGA
AHMET TANSU AKTÜRK
Yüksek Lisans
Türkçe
2014
Elektrik ve Elektronik Mühendisliğiİstanbul Teknik ÜniversitesiElektronik ve Haberleşme Mühendisliği Ana Bilim Dalı
DOÇ. DR. MESUT KARTAL
- Viterbi kod çözücünün güç etkin mimari tasarımı ve FPGA gerçeklemesi
Power efficient viterbi decoder architectural design and FPGA implementation
BURCU ÖZBAY
Yüksek Lisans
Türkçe
2017
Bilgisayar Mühendisliği Bilimleri-Bilgisayar ve KontrolMaltepe ÜniversitesiBilgisayar Mühendisliği Ana Bilim Dalı
YRD. DOÇ. SERAP ÇEKLİ
- Derin sinir ağlarının (DSA) hızlı çıkarım ve hata dayanıklılık analizi için fpga uygulaması
Fpga implementation of deep neural networks (DNNS) for fast inference and error resilience analysis
UĞUR BERK ÇELİK
Yüksek Lisans
Türkçe
2024
Elektrik ve Elektronik MühendisliğiSabancı ÜniversitesiElektronik Mühendisliği Ana Bilim Dalı
DR. ÖĞR. ÜYESİ ÖMER CEYLAN