Development and validation of FPGA-based autorecovery logic in the CMS HGCAL data acquisition system
CMS HGCAL veri toplama sistemi'nde FPGA tabanlı autorecovery mantığının geliştirilmesi ve geçerlenmesi
- Tez No: 966299
- Danışmanlar: DR. ÖĞR. ÜYESİ BORA AKGÜN
- Tez Türü: Yüksek Lisans
- Konular: Fizik ve Fizik Mühendisliği, Physics and Physics Engineering
- Anahtar Kelimeler: Belirtilmemiş.
- Yıl: 2025
- Dil: İngilizce
- Üniversite: Boğaziçi Üniversitesi
- Enstitü: Fen Bilimleri Enstitüsü
- Ana Bilim Dalı: Fizik Ana Bilim Dalı
- Bilim Dalı: Belirtilmemiş.
- Sayfa Sayısı: Belirtilmemiş.
Özet
Bu tez FPGA tabanlı Autorecovery Bloğu'nun tasarımı, gerçeklenmesi ve geçerlenmesini kapsamaktadır. Autorecovery Bloğu, Yüksek Granülerlikli Kalorimetre veri toplama sisteminde hatalı paketler veya bağlantı problemleriyle karşılaşıldığında harekete geçer. 40 MHz saat frekansında çalışan blok, ECON-D veri yoğunlaştırıcı uygulamaya özel tümdevrelerinden gelen hataların takibini yapar. Dört adet birbirinden bağımsız sayaç ardışık; zaman aşımı, öbek kesişimi numarası uyumsuzluğu, olay numarası uyumsuzluğu ve arabellek taşması hatalarını sayar. Sayaçlardan biri programlanan eşiği geçtiğinde blok ilgili kurtarma komutunu gönderir. Veri toplama sistemi belleniminin IPbus altyapısı, Autorecovery Bloğu da içine alacak şekilde genişletilmiş ve bloğun sahip olduğu çoğu statik parametre dinamik hale getirilmiştir. Hata önceliği listesi, komut eşikleri, komut yönlendirme haritası ve kurtarma komutu baskılama işlevi IPbus kontrol yazmaçları ile ayarlanabilir hale getirilmiştir. IPbus durum yazmaçları ile de bloğun iç değerlerinin takibi sağlanmıştır. Blok, Serenity taşıyıcı kartına yerleştirilmiş AMD Kintex™ UltraScale+™ KU15P alanda programlanabilir kapı dizisinde geçerlenmiştir. Bloğun temel fonksiyonları izole haliyle test edilmiştir. 1024 saat döngüsü boyunca enjekte edilen hatalar sonucunda %100 başarı oranı ile kurtarma komutları tetiklemiştir. Blok daha sonra ana sistem yazılımına entegre edilerek, emüle edilmiş hatalarla %100 başarı oranıyla geçerlenmiştir.
Özet (Çeviri)
This thesis presents the design, implementation and validation of the FPGA-based Autorecovery Block that safeguards the data acquisition (DAQ) chain of the High Granularity Calorimeter against faulty packets and link errors. Operating at a clock frequency of 40 MHz, the Autorecovery Block monitors errors emitted by the ECON-D data concentrator ASICs. Four independent error counters track timeout, bunch crossing mismatch, event number mismatch, and buffer overflow conditions. When a counter hits its programmable threshold, the Autorecovery Block issues a recovery command. Many of the block's static parameters were converted into field-configurable ones by expanding the DAQ firmware's existing IPbus infrastructure. The error priority list, thresholds, routing map, and individual ECON-D mute status are made configurable via control registers. Status registers, on the other hand, enable monitoring of a block's internal diagnostics and support testing. The Autorecovery Block was validated on a Serenity carrier board equipped with an AMD Kintex™ UltraScale+™ KU15P Field Programmable Gate Array. The block's main functions were tested in its isolated form. The block acted on errors injected over 1024 consecutive clock cycles with 100% recovery command trigger rate. It was later embedded in a broader firmware structure and tested with emulated errors, achieving a 100% success rate again.
Benzer Tezler
- Development of efficient method and hardware for sparse machine learning
Seyrek makine öğrenimi için verimli bir yöntem ve donanım geliştirilmesi
ÖNDER POLAT
Doktora
İngilizce
2023
Gaziantep ÜniversitesiElektrik ve Elektronik Mühendisliği Ana Bilim Dalı
Yükleniyor...
- Mantıksal kilitleme tekniği ile üçüncü taraf fikri mülkiyetlerin korunmasına yönelik kripto mimari ve FPGA güvenlik modülü tasarımı
Design of a cryptographic architecture and FPGA security module for protecting third-party intellectual property using the logic locking technique
TEYYAR AÇAR
Yüksek Lisans
Türkçe
2026
İstanbul Teknik ÜniversitesiElektronik ve Haberleşme Mühendisliği Ana Bilim Dalı
Yükleniyor...
- FPGA üzerinde 5G uyumlu düşük yoğunluklu eşlik denetim kod çözücü gerçeklenmesi
Implementation of 5G compatible low density parity check decoder on FPGA
BARIŞ BİLGİLİ
Yüksek Lisans
Türkçe
2022
İstanbul Teknik ÜniversitesiElektronik ve Haberleşme Mühendisliği Ana Bilim Dalı
Yükleniyor...
- Implementation of a super-resolution algorithm using model composer
Bir yüksek çözünürlük algoritmasının model composer ile gerçeklenmesi
BERKAY UÇKUN
Yüksek Lisans
İngilizce
2023
İstanbul Teknik ÜniversitesiElektronik ve Haberleşme Mühendisliği Ana Bilim Dalı
Yükleniyor...
- Energy modelling and applications of neural network accelerators
Yapay sinir ağlarını hızlandırıcı devrelerin enerji tüketiminin modellenmesi ve uygulamaları
BERKE AKGÜL
Yüksek Lisans
İngilizce
2024
İstanbul Teknik ÜniversitesiElektronik ve Haberleşme Mühendisliği Ana Bilim Dalı
Yükleniyor...