Geri Dön

Çok değerli lojik fonksiyonlarının indirgenmesi

Minimization of multiple-valued logic functions

  1. Tez No: 166442
  2. Yazar: RİFAT DEMİRCİOĞLU
  3. Danışmanlar: DOÇ.DR. ECE OLCAY GÜNEŞ
  4. Tez Türü: Yüksek Lisans
  5. Konular: Elektrik ve Elektronik Mühendisliği, Electrical and Electronics Engineering
  6. Anahtar Kelimeler: Belirtilmemiş.
  7. Yıl: 2005
  8. Dil: Türkçe
  9. Üniversite: İstanbul Teknik Üniversitesi
  10. Enstitü: Fen Bilimleri Enstitüsü
  11. Ana Bilim Dalı: Elektronik ve Haberleşme Mühendisliği Ana Bilim Dalı
  12. Bilim Dalı: Belirtilmemiş.
  13. Sayfa Sayısı: 135

Özet

ÇOK DEĞERLİ LOJİK FONKSİYONLARIN İNDİRGENMESİ ÖZET Günümüzde kullanılan sayısal entegre devreler, 0 ve 1 ile ifade edilen ikili lojik sistemi üzerine kuruludur. Bu sistemde, entegre devre içinde bulunan transistörler bu iki lojik değeri gerçeklemek üzere iletim ya da kesim durumunda bulunurlar. Bu yüzden devrenin çıkışında görülen seviye ya kaynak gerilimi ya da toprak gerilimi seviyesindedir. Teknolojinin, gelişmesi ve ihtiyaçları karşılayabilmesi amacıyla VLSI devrelerin sahip olduğu transistor sayılan Moore kuralına göre artmakta fakat kullanılacak alanların sabit ya da daha az olması sebebiyle bu transistörlerin büyüklükleri gittikçe azalmaktadır. Transistörlerin üretimindeki büyüklük değerlerinin, kullanılan teknolojinin sınır değerlerine yaklaşması sonucu artan ihtiyaçları karşılamaya yönelik yeni lojik sistemlerin kullanımı gündeme gelmektedir. Ayrıca kullanılan ikili lojik sisteminde, entegre devre içinde, tasarlanan lojik blokların birbirleriyle haberleşmelerini sağlayan ara bağlantıların bu lojik bloklardan kat kat daha fazla alan kaplaması, entegre devrenin yeterince verimli kullanılamaması anlamına gelmektedir. Bütün bu gereksinimler doğrultusunda, günümüzde kullanılan ikili lojik sistemi yerine 'çok değerli lojik (multiple- valued logic)' sistemlerin kullanımı fikri ortaya çıkmıştır. Çok değerli lojik sistemler, lojik değerleri, ikili lojikte bulunan iki değerden daha fazla değerde olan sistemlerdir. Bu sistemlerde, ikili lojik sistemdeki bir sayıyı ifade etmek için kullanılan bit sayısından daha az sayıda bite ihtiyaç duyulur. Bu da tasarlanan lojiğin küçülmesi anlamına gelir. Daha dikkat çekici olan, entegre devre içindeki lojik blokları birbirine bağlayan ara bağlantıların önemli ölçüde azalmasıdır. Bu sayede tasarlanacak lojik için daha fazla alan kullanılabilir yani entegre devre daha verimli hale gelir. İkili lojik fonksiyonlarda olduğu gibi çok değerli lojik fonksiyonlar da indirgenebilir. Bunun için birçok yöntem geliştirilmiştir. Her yöntemde, indirgeme ölçütü olarak maliyetler kullanılır. Bu maliyetler kimi indirgeme algoritması için çarpım terimlerinin sayısı olurken kimisi için de maliyet tabloları kullanılır. Maliyet olarak çarpım terimlerinin sayısını kabul eden indirgeme algoritmaları PLA (Programmable Logic Array) gerçeklemeleri için geçerli olurken maliyet olarak maliyet tabloları kullanan algoritmalar, çok değerli lojik sistemi gerçeklemek için kullanılacak teknolojiye bağımlıdır. Bu tezde, indirgeme yöntemlerindeki minterm ve bileşen seçimi için kullanılan algoritmalar ve çarpım terimleri üzerinde yapılan işlemler, verimlilik ve karmaşıklık kriterleriyle sunulmuştur. İncelenen bu farklı yöntemler fiziksel gerçekleme ve maliyet açısından karşılaştırılmış ve en uygun yöntem bulunmaya çalışılmıştır.

Özet (Çeviri)

MINIMIZATION OF MULTIPLE-VALUED LOGIC FUNCTIONS SUMMARY Traditional digital integrated circuits are based on binary logic system which is expressed with 0 and 1. In this system, the transistors inside the integrated circuits behave like switches, having two states; conducting and non conducting. The voltage that appears at a circuit's output is therefore close to either the power supply voltage or to ground. Amount of the transistors in a VLSI circuit increases with Moore Law in order to the technology to be improved and met the requirements, but the size of the transistors decreases because of the limited area in the VLSI circuit. Because of the size of the transistors in fabrication decreases close to the limitation of the technology used, a new logic system is needed. Besides, with the binary logic system, the interconnections used for communicating the logical blocks occupy more physical area than this logical blocks. This means that the physical area can not be used efficiently. For all this requirements, the idea of using the multiple- valued logic instead of the binary logic arised. Multiple-valued logic systems have more logic values than two as in binary system. In these systems, less bits are required in order to represent a number than the binary system. This means a minimization of the logic circuit. Moreover, the interconnections that is used for communication of the logical blocks decreases considerably. Thus there will be more area for the designed logic. So an efficient implementation can be done. As in the binary logic, multiple-valued logic functions can also be minimized. There are many ways of minimization. Each minimization technique uses costs for minimization. For some minimization algorithms this cost is the number of product terms and for some others this cost is taken from the cost-tables. The algorithms that uses the number of product terms as the cost are used for PLA (Programmable Logic Array) implementation and the algorithms that uses cost-tables depends on the technology used. In this thesis, the selection of minterms and implicants and the operations for product terms in the minimization techniques are examined with the efficiency and complexity metrics. These minimization algorithms are compared by the physical implementation and the cost approach point of view. xi

Benzer Tezler

  1. Çok değerli lojik

    Multiple-valued logic

    CEM TIĞCI

    Yüksek Lisans

    Türkçe

    Türkçe

    1997

    Elektrik ve Elektronik Mühendisliğiİstanbul Teknik Üniversitesi

    Elektronik ve Haberleşme Mühendisliği Ana Bilim Dalı

    PROF. DR. AHMET DERVİŞOĞLU

  2. İkili yapay sinir ağları için bir öğrenme algritması

    A Learning algorithms for binary neural networks

    ERSAN ALFAN

    Yüksek Lisans

    Türkçe

    Türkçe

    1997

    Elektrik ve Elektronik Mühendisliğiİstanbul Teknik Üniversitesi

    Elektronik ve Haberleşme Mühendisliği Ana Bilim Dalı

    PROF. DR. UĞUR ÇİLİNGİROĞLU

  3. A Programmable fuzzy controller emulator chip

    Programlanabilir bir puslu denetleyici emülatörü tümdevresi

    FİKRET DÜLGER

    Yüksek Lisans

    İngilizce

    İngilizce

    1996

    Elektrik ve Elektronik Mühendisliğiİstanbul Teknik Üniversitesi

    PROF.DR. UĞUR ÇİLİNGİROĞLU

  4. A New cryptanalysis method of cellular automata based encryption systems

    Hücresel otomata tabanlı şifreleme sistemleri için yeni bir şifre analiz yöntemi

    ALİ MURAT APOHAN

    Doktora

    İngilizce

    İngilizce

    2000

    Elektrik ve Elektronik Mühendisliğiİstanbul Teknik Üniversitesi

    DOÇ.DR. M. ERTUĞRUL ÇELEBİ

  5. PLC destekli kestirimci bakımın Kardemir sinter fabrikasında uygulanması

    An application of PLC based predictive maintenance to sinter plant in Kardemir

    MUSTAFA YILMAZ

    Yüksek Lisans

    Türkçe

    Türkçe

    2012

    Bilgisayar Mühendisliği Bilimleri-Bilgisayar ve KontrolKarabük Üniversitesi

    Bilgisayar Mühendisliği Ana Bilim Dalı

    YRD. DOÇ. DR. İLHAMİ MUHARREM ORAK