Asynchronous design of systolic array architectures in CMOS
CMOS devrelerle asenkron sistolik dizi mimarisi tasarımı
- Tez No: 176875
- Danışmanlar: PROF. DR. MURAT AŞKAR
- Tez Türü: Doktora
- Konular: Elektrik ve Elektronik Mühendisliği, Electrical and Electronics Engineering
- Anahtar Kelimeler: Belirtilmemiş.
- Yıl: 2008
- Dil: İngilizce
- Üniversite: Orta Doğu Teknik Üniversitesi
- Enstitü: Fen Bilimleri Enstitüsü
- Ana Bilim Dalı: Elektrik-Elektronik Mühendisliği Ana Bilim Dalı
- Bilim Dalı: Belirtilmemiş.
- Sayfa Sayısı: 110
Özet
Bu çalışmada, asenkron devre tasarım yöntemi sistolik dizilere uyarlanarak her iki yöntemin faydalarının birleştirilmesi ve veri işlem hacminin arttırılması amaçlanmıştır. Bit-seviyesinde boru hattı mimarisine sahip asenkron sistolik diziler için, sembolik gecikme değerleri kullanımına dayalı bir gecikmeye-duyarsızlık analiz ve doğrulama yöntemi önerilmiştir. Önerilen doğrulama yöntemi, bit-seviyesinde boru hatlandırılmış asenkron sistolik dizilerde, erken ve girdi-tamlığı olmayan çıktı üretimi durumunda gecikmeye-duyarsızlık isterlerinin güvenli bir şekilde karşılanmasını sağlar. Sistolik dizinin uzunluğundan bağımsız olarak, tek yönde erken çıktı üretimi olan bir sistolik dizinin gecikmeye-duyarsızlık analizi, üç adet komşu sistolün olası sekiz adet erken/geç çıktı üretme senaryoları için analizine indirgenmiştir. Hem işlem hem de kayıt yapan birimler birarada analiz edilerek, gecikmeye-duyarsızlık ihlalleri yapısal seviyede belirlenmekte ve erken çıktı üretiminin sağladığı hızlanmadan ödün vermeden düzeltilmektedir. Bu yöntem, sembolik gecikme değerleri kullanarak ve çevre birimlere herhangi bir zaman kısıtı getirmeden doğrulama yaptığı için, fiziksel ve çevresel etkilere karşı gürbüzdür, dolayısıyla devre üretim teknolojisinden de bağımsızdır. Önerilen yönteminin gösterimi için, veri işleme yapılarının temelini oluşturan toplayıcılar seçilmiştir. Çift-hatlı eşikli mantık tipinde ve erken elde üretebilen iki adet asenkron toplayıcı bit-seviyesinde boru hatlandırılmış asenkron sistolik dizilere dönüştürülmüştür. Bu toplayıcılardaki girdiye bağlı gecikmeye-duyarsızlık ihlalleri önerilen doğrulama yöntemiyle saptanmış ve düzeltilmiştir. Düzeltilmiş toplayıcılar, -bit-seviyesinde boru hatlandırma sayesinde- O(log2n) ortalama işlem süresi ve bit uzunluğundan bağımsız sabite yakın veri hacmi hedefine ulaşmaktadır. Gecikmeye-duyarsızlık doğrulama yöntemi daha çok sayıda ve yönde erken çıktı üreten sistolik dizileri de kapsayacak şekilde geliştirilmeye açıktır.
Özet (Çeviri)
In this study, delay-insensitive asynchronous circuit design style has been adopted to systolic array architectures to exploit the benefits of both techniques for improved throughput. A delay-insensitivity verification analysis method employing symbolic delays is proposed for bit-level pipelined asynchronous circuits. The proposed verification method allows data-dependent early output evaluation to co-exist with robust delay-insensitive circuit behavior in pipelined architectures such as systolic arrays. Regardless of the length of the pipeline, delay-insensitivity verification of a systolic array with early output evaluation paths in one-dimension is reduced to analysis of three adjacent systoles for eight possible early/late output evaluation scenarios. Analyzing both combinational and sequential parts concurrently, delay-insensitivity violations are located and corrected at structural level, without diminishing the early output evaluation benefits. Since symbolic delays are used without imposing any timing constraints on the environment; the method is technology independent and robust against all physical and environmental variations. To demonstrate the verification method, adders are selected for being at the core of data processing systems. Two asynchronous adder topologies in the delay-insensitive dual-rail threshold logic style, having data-dependent early carry evaluation paths, are converted into bit-level pipelined systolic arrays. On these adders, data-dependent delay-insensitivity violations are detected and resolved using the proposed verification technique. The modified adders achieved the targeted O(log2n) average completion time and -as a result of bit-level pipelining- nearly constant throughput against increased bit-length. The delay-insensitivity verification method could further be extended to handle more early output evaluation paths in multi-dimension.
Benzer Tezler
- Asenkron ardışıl devrelerde durum kodlama
State assignment of asynchronous sequental logic circuits
HÜLYA HACIOĞLU
Yüksek Lisans
Türkçe
1997
Elektrik ve Elektronik Mühendisliğiİstanbul Teknik ÜniversitesiElektronik ve Haberleşme Mühendisliği Ana Bilim Dalı
PROF. DR. AHMET DERVİŞOĞLU
- Stokastik hesaplama alternatifi olarak bit katarı hesaplama ile hatasız aritmetik işlem bloklarının tasarımı
Design of accurate arithmetic operation blocks via bit stream computing as an alternative to stochastic computing
ENSAR VAHAPOĞLU
Yüksek Lisans
Türkçe
2018
Elektrik ve Elektronik Mühendisliğiİstanbul Teknik ÜniversitesiElektronik ve Haberleşme Mühendisliği Ana Bilim Dalı
DR. ÖĞR. ÜYESİ MUSTAFA ALTUN
- 36 stator oluklu, 2 kutuplu uzay harmonik etkisi azaltılmış asenkron makina başarımında rotor oluk sayısı etkisinin tespiti
Determination of the effect of the number of rotor slots on the performance of induction machines with 36 stator slots, 2 poles having reduced space harmonic effect
MUHAMMETNUR ERCAN
Yüksek Lisans
Türkçe
2022
Elektrik ve Elektronik Mühendisliğiİstanbul Teknik ÜniversitesiElektrik Mühendisliği Ana Bilim Dalı
DOÇ. DR. DERYA AHMET KOCABAŞ
DR. ÖĞR. ÜYESİ MEHMET ONUR GÜLBAHÇE
- Üç fazlı asenkron motorlarda IE3 verim sınıfına sahip motor tasarımı
Design of three-phase asynchronous motors with IE3 efficiency class
ABBAS ZUHAIR SALEEM AL-QOSHACHEE
Yüksek Lisans
Türkçe
2017
Elektrik ve Elektronik MühendisliğiErciyes ÜniversitesiElektrik-Elektronik Mühendisliği Ana Bilim Dalı
PROF. DR. FERHAT DALDABAN
- Asenkron devre sentezinde işaret geçiş grafının analizi
Analysis of signal transition graph in asynchronous circuit synthesis
İSMAİL FATİH GÜDÜK
Yüksek Lisans
Türkçe
2004
Elektrik ve Elektronik Mühendisliğiİstanbul Teknik ÜniversitesiDOÇ.DR. MÜRVET ÜÇER KIRCI