Ön belleklerde önceden getirme ile soft errorlar arasındaki ilişkilerin araştırılması
Capturing the interactions between prefetching and soft errors in cache memories
- Tez No: 177823
- Danışmanlar: YRD. DOÇ. DR. İSMAİL KADAYIF
- Tez Türü: Yüksek Lisans
- Konular: Bilgisayar Mühendisliği Bilimleri-Bilgisayar ve Kontrol, Computer Engineering and Computer Science and Control
- Anahtar Kelimeler: Önbellekler, Önceden Getirme slemi, Soft Error, Caches, Prefetching, Soft Error
- Yıl: 2007
- Dil: Türkçe
- Üniversite: Çanakkale Onsekiz Mart Üniversitesi
- Enstitü: Fen Bilimleri Enstitüsü
- Ana Bilim Dalı: Bilgisayar Mühendisliği Ana Bilim Dalı
- Bilim Dalı: Belirtilmemiş.
- Sayfa Sayısı: 77
Özet
CPU ve ana bellek arasındaki hız farkını azaltmak için tasarlanan önbellekler yüksek performanslı modern bilgisayar sistemlerinde artarak kullanılmaya devam etmektedir. Sıkça kullanılan verileri depolayarak ve CPU'nun veri ihtiyaçlarını oldukça yavas olan DRAM'den ziyade hızlı erisilebilir bir SRAM'den karsılamasını saglayarak sistem performansını artırmaktadırlar. Önbellekler oldukça iyi performans hızlanması saglamalarına ragmen, bazı uygulamalarda CPU, çalısma zamanına göre azımsanmayacak bir zamanı sadece veri istekleri için harcar. Veri önceden getirmesi bu problemi azaltmak için sunulan çözümlerden biridir. Veri önceden getirmesi ile verinin düsük seviyeli bir bellek bileseninden yüksek seviyeli bir bellek bilesenine ihtiyaç duyulmadan önce getirilerek veriye gerçekten ihtiyaç duyuldugunda CPU'nun veriyi bellek hiyerarsisinde en yüksek seviyede bulması saglanmaktadır. Öte yandan, boyutları giderek azalan ölçekte gelisen islem teknolojisine paralel olarak soft errorlar önemli bir tasarım problemi olarak ortaya çıkmıstır. Yüksek enerjili tanecik çarpmalarından kaynaklanan soft errorlar SRAM bellek birimlerinde depolanan degerleri degistirerek islemcilerin güvenilir bir sekilde çalısmalarına büyük bir engel teskil etmektedir. Bir milyar transistör içeren islemcilere yönelen egilim önbelleklerde transistör bütçesine %90'dan fazla kaynak ayrılmasını beraberinde getirmistir. Bunun anlamı, mikroislemci temelli bir sistemin güvenilirliginin büyük oranda dogru önbellek islemlerine baglı olacagıdır. Bu tezde, L1 veri önceden getirmesinin soft errorlar üzerine etkilerini inceledik. Bu amaçla, önce L1 veri önbellekleri için bir soft error modeli üzerine odaklanıyoruz ve bu modeli temel alarak AVFC (Architectural Vulnerability Factor for Caches ? Önbellekler çin Mimari Bozulabilirlik Faktörü) denilen bir ölçüt tanımlıyoruz. AVFC, önbellekteki bir bozulmanın programın sonuç çıktısında görülebilme olasılıgını ifade eder. Simülasyon ortamında AVFC ölçütünü hesapladık ve SPEC2000 kullanarak deneyler yaptık. Degerlendirmemiz, önceden getirmenin, genel olarak, kirli önbellek bloklarının L2 önbellegine blok temelli geri yazılması durumunda önbellegin soft errorlara maruz kalma riskini azalttıgıdır.
Özet (Çeviri)
Designed for abridging speed gap between the CPU and main memory, cache memories have been increasingly used in modern high perpormance computer systems. They improve system performance by storing frequently used data, and allowing CPU to satisfying most of the data requirements in a fast accessible SRAM instead of accessing a quite slow DRAM. Although cache memories can bring a quite performance speedup, for some applications, the CPU spends a considerable portion of the execution time on just waiting for data demands. Data prefetching is one of the solutions to mitigate this problem. With data prefetching, bringing data from a low level memory component to a high level memory component is started earlier than needed so that the CPU finds the data at the highest level in the memory hierarchy when the data are actually needed. On the other hand, in parallel to ever-scaling process technology, soft errors have been emerging an important design problem. Induced by high energetic particle strikes, soft errors may flip the values stored in SRAM cells, and thus presenting a significant obstacle for processors to run in a reliable manner. With the current trend towards billion transistor processors, the transistor budget of caches will be more than 90%, meaning in practice that the reliability of a microprocessor based system will largely be depend on the correct operation of cache memories. In this thesis, we investigate the effects of the L1 data prefetching on soft errors. For this aim, we first focus on a soft error model for L1 data caches, and then based on this model we define a metric called AVFC (Architectural Vulnerability Factor for Caches). AVFC represents the probability that a fault in the cache can be visible in the final output of the program. We have calculated the AVFC metric within a simulation platform and made experiments using the SPEC2000. Our evaluation indicates that data prefecthing, in general, reduces the risk of cache?s capturing soft errors when dirty cache blocks are written back to the L2 cache on a block basis.
Benzer Tezler
- Design and management of globally-distributed network caches
Küresel-dağıtıtılmış ağ belleklerinin tasarım ve yönetimi
İSMAİL ARI
Doktora
İngilizce
2004
Bilgisayar Mühendisliği Bilimleri-Bilgisayar ve KontrolUniversity of California, Santa CruzBilgisayar Bilimleri Ana Bilim Dalı
PROF. ETHAN L. MILLER
- 1960 sonrası kamusal alanda sanat ve 'geçicilik'
After 1960 art in public space and 'Temporality'
BETSİ SULLAM
- Semantic prefetching and caching in 5G
5G için anlamsal ön getirme ve ön belleğe alma
CAN MEHTEROĞLU
Yüksek Lisans
İngilizce
2017
Bilgisayar Mühendisliği Bilimleri-Bilgisayar ve KontrolOrta Doğu Teknik ÜniversitesiBilgisayar Mühendisliği Ana Bilim Dalı
DOÇ. DR. ERTAN ONUR
- Resilient and highly connected key predistribution schemes for wireless sensor networks
Kablosuz duyarga düğümü ağları için dayanıklı ve yüksek bağlantılı anahtar ön dağıtım şemaları
MURAT ERGUN
Yüksek Lisans
İngilizce
2010
Bilgisayar Mühendisliği Bilimleri-Bilgisayar ve KontrolSabancı ÜniversitesiBilgisayar Bilimleri ve Mühendisliği Ana Bilim Dalı
DOÇ. DR. ALBERT LEVİ
- Ön belleklerde kullanılan enerjinin optimizasyonu ve enerji kaybının azaltılması
Energy optimization in cache memory and reducing cache leakage power
AYHAN ZORLUBAŞ
Yüksek Lisans
Türkçe
2006
Bilgisayar Mühendisliği Bilimleri-Bilgisayar ve KontrolÇanakkale Onsekiz Mart ÜniversitesiBilgisayar Mühendisliği Ana Bilim Dalı
Y.DOÇ.DR. İSMAİL KADAYIF