Geri Dön

VHDL ile hücresel sinir ağı gerçeklemesi

Implementation of cellular neural network with VHDL

  1. Tez No: 252286
  2. Yazar: MEHMET TÜKEL
  3. Danışmanlar: DOÇ. DR. MÜŞTAK ERHAN YALÇIN
  4. Tez Türü: Yüksek Lisans
  5. Konular: Elektrik ve Elektronik Mühendisliği, Mühendislik Bilimleri, Electrical and Electronics Engineering, Engineering Sciences
  6. Anahtar Kelimeler: Belirtilmemiş.
  7. Yıl: 2009
  8. Dil: Türkçe
  9. Üniversite: İstanbul Teknik Üniversitesi
  10. Enstitü: Fen Bilimleri Enstitüsü
  11. Ana Bilim Dalı: Elektronik ve Haberleşme Mühendisliği Ana Bilim Dalı
  12. Bilim Dalı: Elektronik Mühendisliği Bilim Dalı
  13. Sayfa Sayısı: 72

Özet

Bu çalışmada, Hücresel Sinir Ağı (HSA) modelinin yaklaşıklık yapılıp ileri Euler yöntemi kullanılarak ayrıklaştırılmış halinin VHDL ile gerçeklemesi yapılmıştır. Literatürde incelenen devrelerde görülen fazla kaydedici kullanımını, devrenin çalışma hızını düşürmeden ve tasarım karmaşıklığını fazlaca artırmadan giderme yoluna gidilmiştir. İncelenen devrelerde oldukça fazla kaydedici işgal eden, Hücresel Sinir Ağının komşuluk ilişkilerini ve giriş-çıkış işlerini kolaylaştırmayı sağlamak için hücrelerde kullanılan kaydedici dizilerinin yaptığı iş; FPGA yongaları üzerinde hazır bulunan Blok-RAM birimleri kullanılarak yapılmıştır. Önerilen tasarımda, HSA'nın giriş görüntüsü ve durumları için ek bir bellek kullanılmamıştır. Bu birimlerdeki görüntü kaydetme, okuma, güncelleme ve komşuluk ilişkileri; bu çalışmada önerilen bellek organizasyonu, görüntüyü parçalara ayırarak işleme yöntemi ve devrede işlenen görüntünün komşuluğunu sağlamak için tasarlanan yardımcı birimler vasıtasıyla yapılmıştır. Bir hücresel işlemcinin kapladığı yonga alanını az tutmak amacıyla hücresel kontrol olabildiğince basit tutulup karmaşık kontrol işlemleri genel kontrol birimine bırakılmıştır. Literatürdeki örneklerle aynı aritmetik birimi kullanan bu çalışmadaki hücresel işlemcinin, daha basit hücresel kontrol ve literatürdeki çalışmalarda kullanılan kaydedici dizisi yerine önerilen yöntemi kullanarak çok daha az kaydedici ve kısmen daha az kombinezonsal birim işgal ettiği görülmüştür. Bu çalışmada önerilen tasarımın avantajı, literatürdeki çalışmayla karşılaştırılması yapılarak sunulmuştur.

Özet (Çeviri)

In this study a discretized version of Cellular Neural Network (CNN) was implemented with Very high speed integrated circuit Hardware Description Language (VHDL) using forward Euler approximation. When the design in literature was reviewed, it was seen that registers significantly affect chip area in these designs. The introduced design is focused on reducing chip area by reducing register occupation while not causing design complexity or lack in processing speed. Block-RAMs in Field Programmable Gate Arrays (FPGA) were used instead of previous designs? register arrays, which were designed to handle the relationship of the neighborhood and input-output communication. The proposed design does not require additional memory to store input image and states of the CNN. Storing, reading and updating image, also providing neighbor relations of image were done with the proposed method which includes an advance memory allocation, image partitioning and supplementary blocks for the relationship of the neighborhood. In order to reduce the chip area of cellular processors cellular control was simplified while complicated control tasks were left to main control. Cellular processors which have similar arithmetic units with previous designs occupy less combinatorial part and significantly less registers using the method proposed in this study. The advantage of this design is presented by comparing the proposed design in literature.

Benzer Tezler

  1. FPGA üzerinde HYSA ve HYSA'ya özel öğrenme algoritmalarının birlikte gerçeklenmesi

    Implementation of CNN and CNN specific learning algorithms on FPGA

    ERDEM KÖSE

    Yüksek Lisans

    Türkçe

    Türkçe

    2017

    Elektrik ve Elektronik Mühendisliğiİstanbul Teknik Üniversitesi

    Elektronik ve Haberleşme Mühendisliği Ana Bilim Dalı

    PROF. DR. MÜŞTAK ERHAN YALÇIN

  2. İki boyutlu HSA gabor filtresinin FPGA ile gerçeklenmesi

    2D CNN gabor filter FPGA implementation

    EVREN CESUR

    Yüksek Lisans

    Türkçe

    Türkçe

    2006

    Elektrik ve Elektronik MühendisliğiYıldız Teknik Üniversitesi

    Elektronik ve Haberleşme Mühendisliği Ana Bilim Dalı

    PROF. DR. VEDAT TAVŞANOĞLU

  3. HSA'ların FPGA üzerinde gerçeklenmesi ve görüntü işleme uygulamaları

    CNN implementations on FPGA and video processing application

    SİNEM FIRAT

    Yüksek Lisans

    Türkçe

    Türkçe

    2011

    Elektrik ve Elektronik MühendisliğiYıldız Teknik Üniversitesi

    Elektronik ve Haberleşme Mühendisliği Ana Bilim Dalı

    PROF. DR. VEDAT TAVŞANOĞLU

  4. Design of a cellular neural network emulator and its implementation on an FPGA device

    Bir hücresel sinir ağı emülatörünün tasarlanması ve FPGA üzerinde gerçeklenmesi

    NERHUN YILDIZ

    Doktora

    İngilizce

    İngilizce

    2013

    Elektrik ve Elektronik MühendisliğiYıldız Teknik Üniversitesi

    Elektronik ve Haberleşme Mühendisliği Ana Bilim Dalı

    PROF. DR. VEDAT TAVŞANOĞLU

  5. Yazılım tanımlı radyo tabanlı FM demodülatör tasarımı

    Software defined radio based FM demodulator design

    ARDA DEMİRAY

    Yüksek Lisans

    Türkçe

    Türkçe

    2015

    Elektrik ve Elektronik Mühendisliğiİstanbul Teknik Üniversitesi

    Elektronik ve Haberleşme Mühendisliği Ana Bilim Dalı

    ÖĞR. GÖR. HASAN BÜLENT YAĞCI