Power efficient FPGA implementation of RSA algorithm
RSA algoritmasının düşük güç tüketimli FPGA tasarımı
- Tez No: 293946
- Danışmanlar: YRD. DOÇ. DR. SIDDIKA BERNA ÖRS YALÇIN
- Tez Türü: Yüksek Lisans
- Konular: Bilgisayar Mühendisliği Bilimleri-Bilgisayar ve Kontrol, Elektrik ve Elektronik Mühendisliği, Computer Engineering and Computer Science and Control, Electrical and Electronics Engineering
- Anahtar Kelimeler: Belirtilmemiş.
- Yıl: 2010
- Dil: İngilizce
- Üniversite: İstanbul Teknik Üniversitesi
- Enstitü: Fen Bilimleri Enstitüsü
- Ana Bilim Dalı: Bilgisayar Mühendisliği Ana Bilim Dalı
- Bilim Dalı: Belirtilmemiş.
- Sayfa Sayısı: 89
Özet
Kriptografik algoritmalar gün geçtikçe daha yaygın kullanım alanları bulmaktadır. İlk zamanlarda yüksek hız ve yüksek işlem gücü kapasitesine sahip devreler tasarlanmaya çalışılırken, enerji ve alan kısıtına sahip ortamlarda kullanım alanlarının artmasıyla güç ve alan tasaruflu gerçeklemeler büyük önem kazanmıştr. Bu konu üzerine artarak devam eden araştırmalarda düşük güç tasarrufu için farklı yöntemler önerilmekte ve gerçeklemelerin güç harcamaları azaltılmaya çalışılmaktadır.Bu çalışmada Rivest, Shamir, Adleman (RSA) algoritması sahada programlanabilir kapı dizisi (FPGA: Field Programmable Gate Array) üzerinde gerçeklenmekte ve güç tasarruf yöntemlerinden yararlanılarak dinamik güç harcamaları azaltılmaktadır. RSA algoritması en yaygın kullanıma sahip açık anahtarlı şifreleme algoritmalarından biridir. RSA algoritması açık imza uygulamalarında ve genellikle güvenlik gerektiren işlemlerde kullanılır. RSA algoritması iyi derecede kriptografik güvenlik sağlamaktadır; ancak bu özelliğine karşılık karmaşık matematiksel hesaplamalar içermesinden dolayı simetrik anahtarlı algoritmalara kıyasla hızı düşüktür. Bu durum, RSA kriptosistemi içerisinde yer alan hesapların hızlandırılması ihtiyacını doğurmaktadır.RSA algoritmasını oluşturan matematiksel temel işlemleri iki ana başlıkta toplamak mümkündür: moduler çarpma işlemi ve moduler üs alma, exponent işlemi. RSA algoritmasında kullanılan aritmetik işlem ME mod N işlemidir. Bu işlemdeki N sayısı aralarında asal iki sayının çarpımından oluşan modulo değeri, M mesaj ya da düz metin dediğimiz bilgi, E ise açık anahtar olarak bilinen değerdir. İyi bir RSA gerçeklemesi oluşturmak istenirse; yapılması gereken en önemli şey, iyi bir modular çarpma devresi oluşturmaktır. Bu matematiksel açıklamalardan yola çıkararak anlamalıyız ki; bir RSA gerçeklemesinde en çok güç tüketen blok modular çarpma devresidir. Bu nedenle güç tüketimlerinin karşılaştırılması açısından modular çarpma devresine farklı teknikler uygulanmıştır. Daha sonra çok yaygın bir kullanıma sahip olan ardışıl ikili modular üs alma (Sequential Binary Modular Exponentiation) tekniği ile RSA algoritması gerçeklenmiştir. Bilgisayar benzetim programı ile yapıların test vektörü girişlerine karşılık doğru sonuçlar verdiği gösterilmiştir.Literatürde yer alan güç tasarruf yöntemleri incelenmiş ve bu yöntemler kullanılarak farklı yapılarda gerçeklenen RSA algoritmaları üzerinde güç tasarrufu sağlanmıştır. Güç harcamasının fazla olması nedeniyle Modular Çarpma devresi üzerine yoğunlaşılmış ve farklı yöntemlerle gerçeklenen Modular Çarpma devresi üzerinde iyileştirmeler yapılmıştır. Bu çalışmada modular çarpma işlemi için üç farklı yapıda devre tasarımı gerçeklenmiştir: Modular Montgomery Çarpma devresinin paralel yapıda tasarımı, Modular Montgomery Çarpma devresinin ardışıl yapıda tasarımı ve Modular Montgomery Çarpma devresinin sistolik yapıda tasarımı. Daha sonra bu devreler üzerinde dinamik güç harcamaları karşılaştırılmış, ayrıca devrelere ait alan bilgileri de incelenmiştir.
Özet (Çeviri)
Cryptographic algorithm applications have been becoming widespread. In early, cryptographic circuit designs focused on high speed and high throughput. As its applications growing up on power and area resource-limited platforms, power and area efficient implementations are becoming more important. This is why there has been lots of research on low power design which advise different methods for reducing power consumption of implementations.In this study, dynamic power consumptions of Field Programmable Gate Array (FPGA) implementations of the Rivest, Shamir, Adleman (RSA) has been reduced by using low power design methods. RSA is one of the most popular public key cryptographic algorithms. It is used in public signatures applications and generally in secure transactions. It offers good cryptographic security but due to its demanding mathematical calculation complexity, it lacks in speed when compared to symmetric key algorithms. That fact leads to a well founded need for speeding up the calculations for the RSA cryptosystem.The mathematics behind RSA algorithm, are summarized in two operations, modular multiplication and modular exponentiation. In the RSA cryptosystem, the arithmetic operation ME mod N is used, where N is a prime product of two relative prime numbers, M is the message and E is the public key. In order to create an efficient implementation of RSA, one has to design efficiently the multiplication of two modular numbers. So this mathematical background provides a good understanding that Modular Multiplication block dissipates the most of the power, dissipated in RSA. For comparison of power dissipations, different methods are used to implement Modular Multiplication block. Then RSA implemented by using Sequential Binary Modular Exponentiation which has widespread applications. Computer simulations have been used to show that the implementations of the algorithm generate correct outputs against test vectors.Low power design techniques are examined and power consumption of implemented architectures of RSA algorithm is reduced by using these techniques. Because of much power dissipation, implemented Modular Multiplication block by using different methods are improved so that their power dissipation is reduced. In this study, three types of architecture are implemented for Modular Multiplication operation: Parallel Architecture of Modular Montgomery Multiplier, Sequential Architecture of Modular Montgomery Multiplier and Systolic Architecture of Modular Montgomery Multiplier. These low power techniques on Modular Multiplication architectures are compared according to the power dissipations and area requirements.
Benzer Tezler
- Fast, compact and secure implementation of RSA on dedicated hardware
RSA algoritmasının donanım üzerine hızlı, az alan kaplayan ve güvenli uygulaması
ERSİN ÖKSÜZOĞLU
Yüksek Lisans
İngilizce
2008
Bilgisayar Mühendisliği Bilimleri-Bilgisayar ve KontrolSabancı ÜniversitesiMühendislik ve Doğa Bilimleri Ana Bilim Dalı
DOÇ. DR. ERKAY SAVAŞ
- Fiziksel klonlanamaz fonksiyonlar yardımıyla anahtar üretimi ve lisans doğrulama
Key generation and license authentication using physical unclonable functions
ŞAHİN BAŞ
Yüksek Lisans
Türkçe
2015
Elektrik ve Elektronik Mühendisliğiİstanbul Teknik ÜniversitesiElektronik ve Haberleşme Mühendisliği Ana Bilim Dalı
PROF. DR. MÜŞTAK ERHAN YALÇIN
- AES algoritmasının FPGA üzerinde düşük güçlü tasarımı
Power efficient FPGA implementation of AES algorithm
AHMED YASİR DOĞAN
Yüksek Lisans
Türkçe
2008
Elektrik ve Elektronik Mühendisliğiİstanbul Teknik ÜniversitesiElektronik ve Haberleşme Mühendisliği Ana Bilim Dalı
YRD. DOÇ. DR. SIDDIKA BERNA ÖRS YALÇIN
- DES blok şifreleme algoritmasının FPGA üzerinde düşük enerjili tasarımı
Energy efficient FPGA implementation of DES algorithm
TARIK KAPLAN
Yüksek Lisans
Türkçe
2009
Elektrik ve Elektronik Mühendisliğiİstanbul Teknik ÜniversitesiElektronik ve Haberleşme Mühendisliği Ana Bilim Dalı
YRD. DOÇ. DR. SIDDIKA BERNA ÖRS YALÇIN
- Viterbi kod çözücünün güç etkin mimari tasarımı ve FPGA gerçeklemesi
Power efficient viterbi decoder architectural design and FPGA implementation
BURCU ÖZBAY
Yüksek Lisans
Türkçe
2017
Bilgisayar Mühendisliği Bilimleri-Bilgisayar ve KontrolMaltepe ÜniversitesiBilgisayar Mühendisliği Ana Bilim Dalı
YRD. DOÇ. SERAP ÇEKLİ