Geri Dön

The development and hardware implementation of a high-speed adaptable packet switch fabric

Yüksek hızlı uyarlanabilir bir paket anahtar örgüsünün geliştirilmesi ve donanım gerçeklemesi

  1. Tez No: 338329
  2. Yazar: ERDEM EYÜP AKBABA
  3. Danışmanlar: DOÇ. DR. ECE GÜRAN SCHİMDT
  4. Tez Türü: Yüksek Lisans
  5. Konular: Bilim ve Teknoloji, Science and Technology
  6. Anahtar Kelimeler: Belirtilmemiş.
  7. Yıl: 2013
  8. Dil: İngilizce
  9. Üniversite: Orta Doğu Teknik Üniversitesi
  10. Enstitü: Fen Bilimleri Enstitüsü
  11. Ana Bilim Dalı: Elektrik-Elektronik Mühendisliği Ana Bilim Dalı
  12. Bilim Dalı: Belirtilmemiş.
  13. Sayfa Sayısı: 66

Özet

İnternet ağlarındaki bant genişliği ve veri işlenmesi ihtiyacı arttığından, yönlendiricilerin artan trafik hızına uyum sağlayabilmesi için yeterince hızlı olmaları gerekmektedir. Yönlendiriciler, yazılım ve donanımın birleşmesiyle oluşan ve gelen paketleri çıkış portlarına yönlendiren paket anahtarlarından oluşur. Giriş portlarının paket anahtarına erişimi anahtar yapısıyla birlikte genel performansı etkileyen çizelgeleyiciler tarafından kontrol edilir. Bu tezde sıkça kullanılan iSlip çizelgeleyicisi ve Byte-Focal anahtar yapıları araştırılmıştır. Yapılan araştırmada her iki paket anahtarının farklı trafik yük dağılımlarında farklı davranışlara sahip olduğunu gözlemlenmiştir. Bu tezdeki yeni fikir, çıkış paketlerinde genel olarak daha düşük gecikmelerin sağlanması için her iki paket anahtarının paralel olarak uygulanmasıyla oluşan ve paketleri seçerek daha düşük gecikmeleri sağlamak için çıkış portundan çıkaran birleşik paket anahtarının uygulanmasıdır. Birleşik paket anahtar yapısı FPGA üzerinde uygulanarak simüle edilmiştir. Elde ettiğimiz sonuçlara göre uyguladığımız birleşik anahtar yapısı %100 verimlidir ve Byte-Focal paket anahtarı ile iSlip giriş tamponlu paket anahtarına ile kıyaslandığında düşük ortalama gecikme sürelerine sahiptir. Ancak, birleşik paket anahtarı Byte-Focal paket anahtarı ve iSlip giriş tamponlu paket anahtarı ile kıyaslandığında daha fazla FPGA kaynağı harcamaktadır.

Özet (Çeviri)

Routers have to be fast enough to keep pace with increasing traffic data rate because of the increasing need for network bandwidth and processing. The switch fabric component of a router is a combination of hardware and software which moves the incoming packets to the outgoing ports. The access of the input ports to the switch fabric is controlled by a scheduler which affects the overall performance together with the fabric design. In this thesis we investigate two switch fabric and scheduler architectures, the well-known iSlip fabric scheduler and the Byte-Focal switch. We observe that these two architectures have different behaviors under different input traffic load ranges. The novel contribution of this thesis is a combined switch architecture which is composed of these two architectures that are implemented and run in parallel to selectively forward the packets with lower delay to the outputs to achieve an overall lower average delay. The design of the combined switch is carried out on FPGA and simulated. Our results show that the combined architecture has 100% throughput and a lower average delay compared to the Byte-Focal switch and the input-queued switch with iSlip. On the other hand, our combined switch uses more resources in FPGA than individual iSlip and Byte-Focal switch.

Benzer Tezler

  1. FPGA üzerinde 5G uyumlu düşük yoğunluklu eşlik denetim kod çözücü gerçeklenmesi

    Implementation of 5G compatible low density parity check decoder on FPGA

    BARIŞ BİLGİLİ

    Yüksek Lisans

    Türkçe

    Türkçe

    2022

    Elektrik ve Elektronik Mühendisliğiİstanbul Teknik Üniversitesi

    Elektronik ve Haberleşme Mühendisliği Ana Bilim Dalı

    PROF. DR. SIDDIKA BERNA ÖRS YALÇIN

    PROF. DR. ALİ EMRE PUSANE

  2. Model tabanlı adaptif LMS hüzmeleme tasarımı ve FPGAüzerinde gerçeklenmesi

    Model-based design and FPGA implementation of adaptive LMS beamforming

    EŞREF TEMEL

    Yüksek Lisans

    Türkçe

    Türkçe

    2022

    Elektrik ve Elektronik Mühendisliğiİstanbul Teknik Üniversitesi

    Elektronik ve Haberleşme Mühendisliği Ana Bilim Dalı

    DOÇ. DR. TUFAN COŞKUN KARALAR

  3. Development of a library for CMOS analog neural networks

    CMOS analog sinir ağları için bir kütüphane geliştirilmesi

    MUSTAFA TAŞKALDIRAN

    Yüksek Lisans

    İngilizce

    İngilizce

    2004

    Elektrik ve Elektronik MühendisliğiBoğaziçi Üniversitesi

    Elektrik-Elektronik Mühendisliği Ana Bilim Dalı

    PROF. DR. GÜNHAN DÜNDAR

  4. Mikrodenetleyicili, genel amaçlı bir endüstriyel otomatik ölçüm sisteminin gerçekleştirilmesi ve çıkış birimlerinin uygulaması

    Realization of a microcontroller based general purpose industrial automated measurement system and implementation of output units

    EMRE OĞUZ

    Yüksek Lisans

    Türkçe

    Türkçe

    2009

    Elektrik ve Elektronik MühendisliğiYıldız Teknik Üniversitesi

    Elektronik ve Haberleşme Mühendisliği Ana Bilim Dalı

    YRD. DOÇ. DR. TUNCAY UZUN

  5. Mikrodenetleyicili, genel amaçlı bir endüstriyel otomatik ölçüm sisteminin gerçekleştirilmesi ve giriş birimlerinin uygulaması

    Realization of a microcontroller based general purpose industrial automated measurement system and implementation of input units

    FATİH GERENLİ

    Yüksek Lisans

    Türkçe

    Türkçe

    2009

    Elektrik ve Elektronik MühendisliğiYıldız Teknik Üniversitesi

    Elektronik ve Haberleşme Mühendisliği Ana Bilim Dalı

    YRD. DOÇ. DR. TUNCAY UZUN