The development and hardware implementation of a high-speed adaptable packet switch fabric
Yüksek hızlı uyarlanabilir bir paket anahtar örgüsünün geliştirilmesi ve donanım gerçeklemesi
- Tez No: 338329
- Danışmanlar: DOÇ. DR. ECE GÜRAN SCHİMDT
- Tez Türü: Yüksek Lisans
- Konular: Bilim ve Teknoloji, Science and Technology
- Anahtar Kelimeler: Belirtilmemiş.
- Yıl: 2013
- Dil: İngilizce
- Üniversite: Orta Doğu Teknik Üniversitesi
- Enstitü: Fen Bilimleri Enstitüsü
- Ana Bilim Dalı: Elektrik-Elektronik Mühendisliği Ana Bilim Dalı
- Bilim Dalı: Belirtilmemiş.
- Sayfa Sayısı: 66
Özet
İnternet ağlarındaki bant genişliği ve veri işlenmesi ihtiyacı arttığından, yönlendiricilerin artan trafik hızına uyum sağlayabilmesi için yeterince hızlı olmaları gerekmektedir. Yönlendiriciler, yazılım ve donanımın birleşmesiyle oluşan ve gelen paketleri çıkış portlarına yönlendiren paket anahtarlarından oluşur. Giriş portlarının paket anahtarına erişimi anahtar yapısıyla birlikte genel performansı etkileyen çizelgeleyiciler tarafından kontrol edilir. Bu tezde sıkça kullanılan iSlip çizelgeleyicisi ve Byte-Focal anahtar yapıları araştırılmıştır. Yapılan araştırmada her iki paket anahtarının farklı trafik yük dağılımlarında farklı davranışlara sahip olduğunu gözlemlenmiştir. Bu tezdeki yeni fikir, çıkış paketlerinde genel olarak daha düşük gecikmelerin sağlanması için her iki paket anahtarının paralel olarak uygulanmasıyla oluşan ve paketleri seçerek daha düşük gecikmeleri sağlamak için çıkış portundan çıkaran birleşik paket anahtarının uygulanmasıdır. Birleşik paket anahtar yapısı FPGA üzerinde uygulanarak simüle edilmiştir. Elde ettiğimiz sonuçlara göre uyguladığımız birleşik anahtar yapısı %100 verimlidir ve Byte-Focal paket anahtarı ile iSlip giriş tamponlu paket anahtarına ile kıyaslandığında düşük ortalama gecikme sürelerine sahiptir. Ancak, birleşik paket anahtarı Byte-Focal paket anahtarı ve iSlip giriş tamponlu paket anahtarı ile kıyaslandığında daha fazla FPGA kaynağı harcamaktadır.
Özet (Çeviri)
Routers have to be fast enough to keep pace with increasing traffic data rate because of the increasing need for network bandwidth and processing. The switch fabric component of a router is a combination of hardware and software which moves the incoming packets to the outgoing ports. The access of the input ports to the switch fabric is controlled by a scheduler which affects the overall performance together with the fabric design. In this thesis we investigate two switch fabric and scheduler architectures, the well-known iSlip fabric scheduler and the Byte-Focal switch. We observe that these two architectures have different behaviors under different input traffic load ranges. The novel contribution of this thesis is a combined switch architecture which is composed of these two architectures that are implemented and run in parallel to selectively forward the packets with lower delay to the outputs to achieve an overall lower average delay. The design of the combined switch is carried out on FPGA and simulated. Our results show that the combined architecture has 100% throughput and a lower average delay compared to the Byte-Focal switch and the input-queued switch with iSlip. On the other hand, our combined switch uses more resources in FPGA than individual iSlip and Byte-Focal switch.
Benzer Tezler
- Emerging novel index modulation solutions for reconfigurable intelligent surface-assisted communication systems
Yeniden yapılandırılabilir akıllı yüzey destekli iletişim sistemleri için özgün indis modülasyon çözümleri
ELVAN KUZUCU HIDIR
Doktora
İngilizce
2025
Mühendislik Bilimleriİstanbul Teknik ÜniversitesiElektronik ve Haberleşme Mühendisliği Ana Bilim Dalı
PROF. DR. HAKAN ALİ ÇIRPAN
PROF. DR. ERTUĞRUL BAŞAR
- Kanal tabanlı özellik temsili ve derin öğrenmeye dayalı uykululuk sınıflandırması
Drowsiness classification based on channel-based feature representation and deep learning
MUSTAFA RIFAT ÇELİK
Yüksek Lisans
Türkçe
2025
Elektrik ve Elektronik Mühendisliğiİstanbul Teknik ÜniversitesiElektronik ve Haberleşme Mühendisliği Ana Bilim Dalı
PROF. DR. ZÜMRAY ÖLMEZ
- LALE: Yeni bir hafif siklet blok şifreleme algoritması tasarımı
LALE: A new lightweight block encryption algorithm design
FATMA BETÜL PAK
Yüksek Lisans
Türkçe
2023
Bilim ve TeknolojiSakarya ÜniversitesiMatematik Ana Bilim Dalı
PROF. DR. MEHMET ÖZEN
- FPGA üzerinde 5G uyumlu düşük yoğunluklu eşlik denetim kod çözücü gerçeklenmesi
Implementation of 5G compatible low density parity check decoder on FPGA
BARIŞ BİLGİLİ
Yüksek Lisans
Türkçe
2022
Elektrik ve Elektronik Mühendisliğiİstanbul Teknik ÜniversitesiElektronik ve Haberleşme Mühendisliği Ana Bilim Dalı
PROF. DR. SIDDIKA BERNA ÖRS YALÇIN
PROF. DR. ALİ EMRE PUSANE
- Model tabanlı adaptif LMS hüzmeleme tasarımı ve FPGAüzerinde gerçeklenmesi
Model-based design and FPGA implementation of adaptive LMS beamforming
EŞREF TEMEL
Yüksek Lisans
Türkçe
2022
Elektrik ve Elektronik Mühendisliğiİstanbul Teknik ÜniversitesiElektronik ve Haberleşme Mühendisliği Ana Bilim Dalı
DOÇ. DR. TUFAN COŞKUN KARALAR