Geri Dön

The development and hardware implementation of a dynamically reconfigurable and area optimized cyclic redundancy check architecture

Dinamik olarak yeniden yapılandırılabilen ve alan iyileştirilmiş bir döngüsel artıklık denetimi mimamirisi geliştirilmesi ve donanım gerçeklemesi

  1. Tez No: 338593
  2. Yazar: ÖZCAN YURT
  3. Danışmanlar: DOÇ. DR. ŞENAN ECE SCHMIDT
  4. Tez Türü: Yüksek Lisans
  5. Konular: Elektrik ve Elektronik Mühendisliği, Electrical and Electronics Engineering
  6. Anahtar Kelimeler: Belirtilmemiş.
  7. Yıl: 2013
  8. Dil: İngilizce
  9. Üniversite: Orta Doğu Teknik Üniversitesi
  10. Enstitü: Fen Bilimleri Enstitüsü
  11. Ana Bilim Dalı: Elektrik-Elektronik Mühendisliği Ana Bilim Dalı
  12. Bilim Dalı: Belirtilmemiş.
  13. Sayfa Sayısı: 74

Özet

Veri iletişim protokollerinin hız gereksinimleri arttığı için, bu protokollerde yer alan döngüsel artıklık denetimi (CRC) hesaplaması birçok sistemde donanım tabanlı hesaplayıcılar ile gerçeklenmektedir. Ayrıca, birden fazla iletişim ara yüzüne sahip, FPGA üzerinde gerçeklenmiş, birçok küçük ölçekli gömülü sistemde CRC kullanılmaktadır. Bu sistemlerde donanımsal kaynak kullanımı, maliyet açısından, çoğu zaman kritik bir parametredir. Birçok durumda, tasarımı hedef platform olan FPGA içerisine sığdırabilmek için, o FPGA?e ait kısıtlı mantık birimlerini idareli bir şekilde kullanmak gerekir. Bu tezde, koşum zamanında yeniden yapılandırılabilen ve alan anlamında küçültülmüş bir CRC hesaplayıcı olan DAROC ? Dinamik Olarak Yeniden Yapılandırılabilen ve Alan İyileştirilmiş Döngüsel Artıklık Denetimi sunulmaktadır. Yeniden yapılandırılabilme yeteneği, DAROC?un sadece bir örnek gerçeklenmesi ile birçok standart için farklı CRC hesaplama yapabilmesini sağlamaktadır. DAROC, daha önceki yeniden yapılandırılabilir CRC uygulamalarıyla karşılaştırıldığında daha az kaynak kullanımı ile hedef gömülü sistemler için yeterli olan 705 Mbps veri işleme hacmine ulaşmaktadır.

Özet (Çeviri)

The Cyclic Redundancy Check (CRC) calculation for data communication protocols is implemented by hardware calculators in several systems due to increasing throughput requirements of data communication protocols. Furthermore CRC is employed in many small scale embedded systems with different types of data communication interfaces that are implemented on FPGA. Resource utilization of these systems is frequently a critical parameter with regards to cost. In many cases, limited logic units of an FPGA have to be used very carefully to fit the design into that platform. In this thesis, we present DAROC-Dynamically Reconfigurable and ARea Optimized CRC, which is a run-time reconfigurable and area-minimized CRC calculator. The ability of reconfiguration enables DAROC calculating different CRCs for several standards with a single instance of implementation. DAROC reaches the throughput of 705 Mbps that is sufficient for the target embedded systems with less resource consumption compared to the previous reconfigurable CRC implementations.

Benzer Tezler

  1. Sahada programlanabilir kapı dizileri ile lojik devre tasarımı ve VHDL kullanılarak bazı devrelerin gerçekleştirilmesi

    Başlık çevirisi yok

    ATEŞ BERNA

    Yüksek Lisans

    Türkçe

    Türkçe

    1998

    Elektrik ve Elektronik Mühendisliğiİstanbul Teknik Üniversitesi

    Elektronik ve Haberleşme Mühendisliği Ana Bilim Dalı

    PROF. DR. AHMET DERVİŞOĞLU

  2. Artırılmış gerçeklik mobil uygulaması; İTÜ kampüs asistanı örneği

    Augmented reality mobile application; ITU campus assistant example

    RASHID RAMAZANOV

    Yüksek Lisans

    Türkçe

    Türkçe

    2017

    Bilim ve Teknolojiİstanbul Teknik Üniversitesi

    Bilişim Uygulamaları Ana Bilim Dalı

    PROF. DR. DURSUN ZAFER ŞEKER

  3. Mikroişlemci tabanlı fuzzy lojik kontrol sistemleri

    Microprocessor based fuzzy logic control systems

    M.ERKAN KÖSEOĞLU

    Yüksek Lisans

    Türkçe

    Türkçe

    1997

    Elektrik ve Elektronik MühendisliğiKaradeniz Teknik Üniversitesi

    Elektrik-Elektronik Mühendisliği Ana Bilim Dalı

    YRD. DOÇ. DR. MUSTAFA ULUTAŞ

  4. A support vector machine-based approach for southbound communication detection in SDN using openflow

    Openflow kullanarak SDN'de güney yönlü iletişim tespiti için destek vektör makinesi tabanlı bir yaklaşım

    ALİ GÖKHAN AVRAN

    Yüksek Lisans

    İngilizce

    İngilizce

    2024

    Bilgisayar Mühendisliği Bilimleri-Bilgisayar ve Kontrolİstanbul Teknik Üniversitesi

    Bilgisayar Mühendisliği Ana Bilim Dalı

    DR. ÖĞR. ÜYESİ GÖKHAN SEÇİNTİ

  5. APPN mimarisi ile diğer şebeke mimarilerinin bütünleştirilmesine ilişkin yöntemler

    Integration methods of APPN architecture and other networking architectures

    ALPER GÜVENER

    Yüksek Lisans

    Türkçe

    Türkçe

    2000

    Elektrik ve Elektronik Mühendisliğiİstanbul Teknik Üniversitesi

    PROF.DR. GÜNSEL DURUSOY