Sequential large multiplier designs for FPGAs
FPGA'lar için ardışık büyük çarpıcı tasarımları
- Tez No: 374605
- Danışmanlar: PROF. DR. MUSTAFA GÖK
- Tez Türü: Doktora
- Konular: Elektrik ve Elektronik Mühendisliği, Electrical and Electronics Engineering
- Anahtar Kelimeler: Belirtilmemiş.
- Yıl: 2014
- Dil: İngilizce
- Üniversite: Çukurova Üniversitesi
- Enstitü: Fen Bilimleri Enstitüsü
- Ana Bilim Dalı: Elektrik-Elektronik Mühendisliği Ana Bilim Dalı
- Bilim Dalı: Belirtilmemiş.
- Sayfa Sayısı: 102
Özet
Büyük operandlar kriptografi, sinyal işleme ve multimedya uygulamalarında kullanılmaktadır. Yüksek hıza ulaşabilmek için büyük operandların çarpımı büyük çarpıcı donanımı tarafından gerçekleştirilir. Bu devreler en son geliştirilen FPGA'lar tarafından sunulan gömülü aritmetik bloklar kullanılarak tasarlanabilir. Bu tez FPGA platformlarına haritalanabilen on ardışık büyük çarpıcı tasarımını göstermektedir. İlk üç¸ tasarım simetrik gömülü çarpıcılar kullanmaktadır, takip eden üç¸ çarpıcı asimetrik gömülü çarpıcılar kullanmaktadır. Bu altı tasarım gömülü çarpıcı kullanım sayısına bağlı olarak değişmektedir. Takip eden iki tasarım ya büyük sayı çarpabilmekte ya da birden fazla daha küçük çarpımı aynı anda gerçekleştirebilmektedir. Son iki tasarım simetrik çarpıcılarla performansı arttırabilmek için Karatsuba-Ofman çarpma metodunu kullanmaktadır. Birinci tasarım tek duyarlıklı, ikincisi ise önceki iki tasarım gibi çoklu duyarlıklıdır. 64 bitten 2048 bite ardışık büyük çarpıcı uygulamaları modellenmiş ve sentezlenmiştir. Üreticinin aracı ile sentezlenen 256 bit tam kombinasyonel çarpıcı ile karşılaştırıldığında, asimetrik birden fazla çarpıcılı 256 bit ardışık büyük çarpıcı uygulaması 15 kat daha az kaynak kullanmaktadır ve 1,94 kat daha fazla gecikmesi vardır. Ardışık çarpıcıların hız dezavantajları birden fazla duyarlıklı tasarımlarla çözülmüştür. Örneğin 256 bit modunda 2048 bit çoklu duyarlıklı uygulamada her çarpma için gecikme, üreticinin aracı ile sentezlenen kombinasyonel tasarım ile karşılaştırıldığında 4 kattan daha az gecikmelidir. Ayrıca çoklu duyarlıklı tasarım DSP dilimlerinin %50'sini kullanmaktadır ve kombinasyonel tasarım hedef FPGA platformunda DSP dilimlerinin %90'ını kullanmaktadır.
Özet (Çeviri)
Large operands are used in cryptography, signal processing and multimedia applications. To achieve high-speed, the multiplication of the large operands is performed by a large multiplier hardware. These circuits can be designed by using embedded arithmetic blocks offered by the state of the art FPGAs. This thesis presents ten sequential large multiplier designs that can be mapped on FPGA platforms. First three of the designs use symmetric embedded multipliers and following three designs use asymmetric embedded multipliers. These six designs differ depending on the number of embedded multipliers usage. The following two designs can either multiply large numbers or perform simultaneous multiple smaller multiplications. The final two designs use Karatsuba-Ofman multiplication method to increase performance with symmetric embedded multipliers. The first design is single precision while the second one is multiple-precision like the previous two designs. 64-bit to 2048-bit multiplier implementations of Sequential Large Multipliers are modeled and synthesized. Compared to a fully combinational 256-bit multiplier synthesized using vendor's tool, the 256-bit implementation of sequential large multipliers with multiple asymmetric multipliers uses 15 times less resources and has 1.94 times more delay. Speed disadvantage of sequential multipliers is solved by multiple precision designs. For example the delay per multiplication of 2048-bit multiple precision implementation at 256-bit mode is four times less compared to combinational design synthesized with vendor's tool. Also the multiple precision design uses 50% of the DSP slices and the combinational design uses 90% of the DSP slices on the target FPGA platform.
Benzer Tezler
- Şebekeye bağlı üç fazlı sic tabanlı hibrit anpc evirici yapısının kontrolü ve tasarımı
Control and design of the grid connected three-phase sic based hybrid npc inverter
İSLAM DELİBAŞ
Yüksek Lisans
Türkçe
2022
Elektrik ve Elektronik Mühendisliğiİstanbul Teknik ÜniversitesiElektrik Ana Bilim Dalı
DOÇ. DR. MURAT YILMAZ
DR. ÖĞR. ÜYESİ DENİZ YILDIRIM
DOÇ. DR. ATİYE HÜLYA OBDAN
- İkinci nesil sayısal video yayını (DVB-S2) ileri hata kodlama birimi tasarımı ve gerçeklemesi
Design and implementation of forward error correction unit for second generation digital video broadcasting (DVB-S2)
ŞAKİR BALTA
Yüksek Lisans
Türkçe
2013
Elektrik ve Elektronik Mühendisliğiİstanbul Teknik ÜniversitesiElektronik ve Haberleşme Mühendisliği Ana Bilim Dalı
DOÇ. DR. MESUT KARTAL
- FPGA üzerinde 5G uyumlu düşük yoğunluklu eşlik denetim kod çözücü gerçeklenmesi
Implementation of 5G compatible low density parity check decoder on FPGA
BARIŞ BİLGİLİ
Yüksek Lisans
Türkçe
2022
Elektrik ve Elektronik Mühendisliğiİstanbul Teknik ÜniversitesiElektronik ve Haberleşme Mühendisliği Ana Bilim Dalı
PROF. DR. SIDDIKA BERNA ÖRS YALÇIN
PROF. DR. ALİ EMRE PUSANE
- Hücresel Yapay Sinir Ağı işlemcisi tasarımı ve FPGA gerçeklemesi
Design and FPGA implementation of Cellular Neural Network processor
VOLKAN MERİÇ
Yüksek Lisans
Türkçe
2016
Elektrik ve Elektronik Mühendisliğiİstanbul Teknik ÜniversitesiElektronik ve Haberleşme Mühendisliği Ana Bilim Dalı
PROF. DR. MÜŞTAK ERHAN YALÇIN
- İnşaat projelerinde proje ve işveren özelliklerinin proje teslim sistemi sözleşme biçiminin seçimine olan etkisinin analizi
Analysis of the procect & client characteristics' effect on choosing the project delivery system-contract type for construction projects
ÇİĞDEM SESLİOĞLU
Yüksek Lisans
Türkçe
1997
Mimarlıkİstanbul Teknik ÜniversitesiMimarlık Ana Bilim Dalı
PROF. DR. İMRE ORHON