Geri Dön

FPGA implementation of compressive sensing signal reconstruction

Sıkıştırıcı algılama ile sinyal geri çatımının FPGA üzerinde gerçekleştirilmesi

PDF İndir

  1. Tez No: 444430
  2. Yazar: ÖNDER POLAT
  3. Danışmanlar: DOÇ. DR. SEMA KOÇ KAYHAN
  4. Tez Türü: Yüksek Lisans
  5. Konular: Elektrik ve Elektronik Mühendisliği, Electrical and Electronics Engineering
  6. Anahtar Kelimeler: Belirtilmemiş.
  7. Yıl: 2016
  8. Dil: İngilizce
  9. Üniversite: Gaziantep Üniversitesi
  10. Enstitü: Fen Bilimleri Enstitüsü
  11. Ana Bilim Dalı: Elektrik-Elektronik Mühendisliği Ana Bilim Dalı
  12. Bilim Dalı: Belirtilmemiş.
  13. Sayfa Sayısı: 75

Özet

Sıkıştırıcı algılama (SA), Nyquist-Shannon örnekleme teorisinin belirttiğinden daha az sayıda örnek kullanılarak sinyal elde edilmesine ve bu örneklerden geri çatılmasına olanak tanıyan, sinyal işleme alanında öne çıkan yöntemlerden biridir. Doğru bir şekilde sinyal geri çatımı için iki temel şart belirtilmiştir; alt-örneklenen sinyalin seyrekliği ve algılama yapısının rastgele olması. Çoğu sinyalin belirli bir etki alanında seyreklik özelliği göstermesi nedeniyle, gerçek zamanlı sinyalleri içeren uygulamalar SA yönteminden büyük ölçüde faydalanmaktadır. Orjinal sinyali yeniden elde edebilmek için karmaşık geri çatma algoritmalarına ihtiyaç duyması bu yöntemin dezavantajlarından biridir. Yazılım uygulamalarının gerçek zamanlı sinyal işleme sistemleri için yetersiz kalması, donanım hızlandırıcılarının bu iş için kullanılmasını gerekli kılmıştır. Bu tezde, Dik Eşleştirme Arayış (DEA) algoritmasını gerçekleştiren özgün bir donanım mimarisi önerilmiştir. Önerilen mimari; farklı problem boyutlarına, amaçlanan uygulamaya ve hedef alınan FPGA'ya bağlı olarak uyarlanabilecek şekilde ölçeklenebilir olarak tasarlanmıştır. Gerçekleştirilen donanım bir FPGA üzerinde sentezlenmiş ve performansı değerlendirilmiştir. Deneysel sonuçlar; önerilen tasarımın yüksek seyreklikteki sinyaller için literatürdeki mevcut çalışmalara göre daha hızlı geri çatma sürelerine ulaştığını göstermiştir.

Özet (Çeviri)

Compressive sensing (CS) is a prominent signal processing method that allows signal acquisition and recovery from fewer samples than the Nyquist- Shannon sampling theory dictates. Two basic conditions to proper recovery of the sub-sampled signals are the sparsity of the signal and the randomness of the sensing mechanism. Applications incorporating real-time signals greatly benefit from the CS as most signals show sparsity in some transform domain. Disadvantage of the CS method is that it requires complex reconstruction algorithms to recover the original signal from the obtained samples. Since the software implementations are not suitable for the practical real-time applications, overcoming this problem makes it necessary to utilize hardware accelerators for the task. In this thesis, a novel hardware architecture that realizes the Orthogonal Matching Pursuit (OMP) algorithm is proposed. The proposed architecture is designed to be scalable and can be adjusted to different problem size depending on the application and the target device. Parallel processing is used to reduce the latency of the design in applicable stages of the algorithm. Implemented hardware is synthesized and verified on an FPGA to evaluate the performance. Experimental results indicate that the proposed design achieves faster reconstruction times than the prior FPGA implementations for the signals that show high sparsity.

Benzer Tezler

  1. Tez No

    397890

    Leon3 mikroişlemcisi tabanlı sistem tasarımı

    Leon3 microprocessor based system design

    AHMET ÇAĞRI BAĞBABA

    Yüksek Lisans

    Türkçe

    Türkçe

    2015

    Elektrik ve Elektronik Mühendisliğiİstanbul Teknik Üniversitesi

    Elektronik ve Haberleşme Mühendisliği Ana Bilim Dalı

    DOÇ. SIDDIKA BERNA ÖRS YALÇIN

  2. Tez No

    566197

    Low energy HEVC and VVC video compression hardware

    Düşük enerjili HEVC ve VVC video sıkıştırma donanımları

    HASAN AZGIN

    Doktora

    İngilizce

    İngilizce

    2019

    Elektrik ve Elektronik MühendisliğiSabancı Üniversitesi

    Elektronik Mühendisliği Ana Bilim Dalı

    DOÇ. DR. İLKER HAMZAOĞLU

  3. Tez No

    523544

    Design and FPGA implementation of matrix transforms for image and video processing

    Başlık çevirisi yok

    İSA SERVAN UZUN

    Doktora

    İngilizce

    İngilizce

    2006

    Bilgisayar Mühendisliği Bilimleri-Bilgisayar ve KontrolQueen's University Belfast

    Prof. A. AMIRA

  4. Tez No

    478651

    FPGA implementations of motion estimation algorithms using vivado high-level synthesis

    Hareket tahmini algoritmalarının vıvado yüksek seviye sentezleme ile FPGA gerçeklemeleri

    FIRAS ABDUL GHANI

    Yüksek Lisans

    İngilizce

    İngilizce

    2017

    Elektrik ve Elektronik MühendisliğiSabancı Üniversitesi

    Elektrik-Elektronik Mühendisliği Ana Bilim Dalı

    DOÇ. DR. İLKER HAMZAOĞLU

  5. Tez No

    783899

    Implementation of a super-resolution algorithm using model composer

    Bir yüksek çözünürlük algoritmasının model composer ile gerçeklenmesi

    BERKAY UÇKUN

    Yüksek Lisans

    İngilizce

    İngilizce

    2023

    Elektrik ve Elektronik Mühendisliğiİstanbul Teknik Üniversitesi

    Elektronik ve Haberleşme Mühendisliği Ana Bilim Dalı

    PROF. DR. SIDDIKA BERNA ÖRS YALÇIN

Geri Dön