A high throughput FPGA implementation of Markov chain Monte Carlo method for mixture models
Karışım modelleri için Markov zincirli Monte Carlo yönteminin yüksek işlem hacimli FPGA uygulaması
- Tez No: 546243
- Danışmanlar: PROF. DR. İLKAY ULUSOY
- Tez Türü: Yüksek Lisans
- Konular: Elektrik ve Elektronik Mühendisliği, Electrical and Electronics Engineering
- Anahtar Kelimeler: Belirtilmemiş.
- Yıl: 2019
- Dil: İngilizce
- Üniversite: Orta Doğu Teknik Üniversitesi
- Enstitü: Fen Bilimleri Enstitüsü
- Ana Bilim Dalı: Elektrik-Elektronik Mühendisliği Ana Bilim Dalı
- Bilim Dalı: Belirtilmemiş.
- Sayfa Sayısı: 112
Özet
Markov Zincirli Monte Carlo (MZMC) çok boyutlu ve çok tepeli dağılımlardan örnekleme yapabilen bir algoritma sınıfıdır. Dağılımın karmaşıklığına ve boyutuna aldırmaksızın örnek çekebilme yetenekleri sayesinde birçok istatiksel uygulamada yaygın şekilde kullanılırlar. Ancak, uygulanan MZMC metodunun numerik yükü ve hedef alınan modelin karmaşıklıgı arttıkça, büyük veri içeren problemler için MZMC uygulamaları giderek zorlaşmakta ve algoritmanın çalışma süreleri oldukça uzamaktadır. Bu problemden yola çıkarak, çok tepeli problemlerden örnekleme yapabilen Parallel Tempering metodu için düşük gecikmeli, ölçeklenebilir ve yüksek veri hacimli bir donanım mimarisi önerilmektedir. Yapılan çalı ̧sma, karı ̧sım modelleri için Bayesci çıkarımda, FPGA tabanlı Parallel Tempering mimarisinin çok çekirdekli i ̧slemci (CPU) ve grafik islemcilere (GPU) kıyasla ciddi hız artısları sagladığını göstermiştir. Ayrıca bu çalışma MZMC donanım gerçeklemelerinde harici hafızaya erişim sırasında gözlenen performans kayıplarının önüne geçerek, mimariyi büyük veri içeren problemlere uyugun hale getirmiştir.
Özet (Çeviri)
Markov Chain Monte Carlo (MCMC) is a class of algorithms which can generate samples from high dimensional and multimodal probability distributions. In many statistical applications, MCMC algorithms are employed widely thanks to their ability to draw sample from arbitrary distribution regardless of dimension or complexity. However, as the complexity of the Bayesian models and the computational load of the MCMC algorithm increase, performing MCMC inference becomes impractical or too time consuming for the real applications with large scale data sets. Motivated by this problem, this thesis proposes a low latency, scalable and high throughput hardware architecture for Parallel Tempering method, which is a MCMC algorithm to sample from multimodal distributions. The work demonstrates that the implementation of the Parallel Tempering method on Field Programmable Gate Array (FPGA) provides significant speedups compared to respective CPU and GPU implementations when performing Bayesian inference for a mixture model. The proposed work also adapts the architecture to the big data MCMC problems by eliminating the external memory related performance losses that arise in the MCMC hardware implementations.
Benzer Tezler
- Custom hardware optimizations for reliable and high performance computer architectures
Güvenilir ve yüksek performanslı bilgisayar mimarileri için özel donanım optimizasyonları
HAMZEH AHANGARI
Doktora
İngilizce
2020
Bilgisayar Mühendisliği Bilimleri-Bilgisayar ve Kontrolİhsan Doğramacı Bilkent ÜniversitesiBilgisayar Mühendisliği Ana Bilim Dalı
PROF. DR. ÖZCAN ÖZTÜRK
- HC-FFT: Highly configurable and efficient FPGA ımplementation of FFT
Başlık çevirisi yok
PAKİZE ERGÜL
Yüksek Lisans
İngilizce
2021
Elektrik ve Elektronik MühendisliğiÖzyeğin ÜniversitesiElektrik-Elektronik Mühendisliği Ana Bilim Dalı
PROF. DR. HASAN FATİH UĞURDAĞ
- FPGA üzerinde 5G uyumlu düşük yoğunluklu eşlik denetim kod çözücü gerçeklenmesi
Implementation of 5G compatible low density parity check decoder on FPGA
BARIŞ BİLGİLİ
Yüksek Lisans
Türkçe
2022
Elektrik ve Elektronik Mühendisliğiİstanbul Teknik ÜniversitesiElektronik ve Haberleşme Mühendisliği Ana Bilim Dalı
PROF. DR. SIDDIKA BERNA ÖRS YALÇIN
PROF. DR. ALİ EMRE PUSANE
- High-throughput bloom filter design: Systematic parameter selection and FPGA implementation
Yüksek veri hacimli bloom filtreleri tasarımı: Sistematik parametre seçimi ve FPGA gerçekleştirimi
EFE BERKAY YİTİM
Yüksek Lisans
İngilizce
2024
Elektrik ve Elektronik MühendisliğiOrta Doğu Teknik ÜniversitesiElektrik-Elektronik Mühendisliği Ana Bilim Dalı
PROF. DR. ŞENAN ECE SCHMİDT
- FPGA implementation of a dense optical flow algorithm using altera OpenCL SDK
FPGA'de altera OpenCL SDK kullanılarak geliştirilen yoğun optik akış uygulaması
UMUT ULUTAŞ
Yüksek Lisans
İngilizce
2017
Bilgisayar Mühendisliği Bilimleri-Bilgisayar ve KontrolÖzyeğin ÜniversitesiBilgisayar Mühendisliği Ana Bilim Dalı
YRD. DOÇ. DR. HASAN FATİH UĞURDAĞ