Geri Dön

Real-time FPGA firmware for VGA resolution infrared camera

VGA çözünürlüklü kızılötesi kamera için gerçek zamanlı FPGA yazılımı

  1. Tez No: 595834
  2. Yazar: KAMİ ÇEVİK
  3. Danışmanlar: PROF. DR. TAYFUN AKIN
  4. Tez Türü: Yüksek Lisans
  5. Konular: Elektrik ve Elektronik Mühendisliği, Electrical and Electronics Engineering
  6. Anahtar Kelimeler: Belirtilmemiş.
  7. Yıl: 2019
  8. Dil: İngilizce
  9. Üniversite: Orta Doğu Teknik Üniversitesi
  10. Enstitü: Fen Bilimleri Enstitüsü
  11. Ana Bilim Dalı: Elektrik-Elektronik Mühendisliği Ana Bilim Dalı
  12. Bilim Dalı: Belirtilmemiş.
  13. Sayfa Sayısı: 100

Özet

Kızılötesi kameralar genellikle çıkış görüntüsünün kalitesini arttırmak amacıyla ham görüntü verisi üzerinde ön işleme gereksinimine ihtiyaç duymaktadır. Kızılötesi kameraların ham çıkışı mevcut dinamik aralığın dar bir kısmını kapsar. Kontrast iyileştirme, düşük kontrastlı görüntülerin dinamik aralıklarını geliştirmek için kullanılan ön işleme yöntemlerinden biridir. Bu tez, 640×480 çözünürlüğe sahip uzun dalga boylu kızılötesi kamera çıkışının kontrastını iyileştirmek için adaptif bir histogram eşitleme yöntemi ve bu yöntem için gerçek zamanlı çalışan bir FPGA uygulaması mimarisi önermektedir. Önerilen yöntem, arka plan ve ön plan ayrıntılarının kontrastını, aşırı iyileştirme etkilerinden kaçınarak ve karedeki termal karakteristiği koruyarak iyileştirmeyi amaçlamaktadır. Önerilen kontrast iyileştirme tasarımı, kızılötesi ve gri seviyeli görüntülerin kontrastlarını iyileştirmede yaygın olarak kullanılan yöntemler olan Adaptif Çift Platolu Histogram Eşitleme ve Ağırlıklı Ortalama ile Ayrılmış Alt-Histogram Eşitleme algoritmalarının birleştirilmesine dayanmaktadır. Eşik değeri hesaplaması aşırı iyileştime etkilerini önlemek amacıyla yeniden düzenlenmiştir. Önerilen yöntem, bu iki yöntemin değiştirilmiş bir versiyonu olduğundan, Ağırlıklı Ortalama ile Ayrılmış Çift Platolu Histogram Eşitleme olarak adlandırılmıştır. Çeşitli farklı kontrast eşitleme algoritmaları önerilen yöntemin performansını değerlendirmek için MATLAB üzerinde uygulanmış ve nicel olarak karşılaştırılmıştır. Önerilen yöntemin FPGA uygulamasının çıktıları, uygulama işleminin test edilmesi için MATLAB çıktıları ile ayrıca karşılaştırılmıştır. Gerçek zamanlı görüntü işleme hattı, uygulanan tasarımın hedeflenen kızılötesi görüntüleme sistemine entegrasyonu için, bu sistemle uyumlu olarak tasarlanmıştır. Test sonuçları, geliştirilen yöntemin, aşırı iyileştirme etkilerini azaltarak arka plan ve ön plan gri seviye yoğunluk değerlerini iyileştirdiğini göstermektedir.

Özet (Çeviri)

Infrared cameras generally require pre-processing on raw image data in order to improve the output image quality. Raw output of the infrared cameras occupies a narrow part of the available dynamic range. Contrast enhancement is one of the pre-processing operations and used for improving dynamic range of the low contrast images. This thesis proposes an adaptive histogram equalization method for enhancing the contrast of long wavelength infrared camera output with 640×480 resolution and provides a FPGA implementation architecture of this method that operates in real-time. Proposed method aims to improve the contrast of the background and foreground details while avoiding from over-enhancement effects and preserving thermal characteristics of the frame. Design of the proposed contrast enhancement algorithm based on integration of Adaptive Double Plateaus Histogram Equalization and Weighting Mean-Separated Sub-Histogram Equalization algorithms which are two widely used contrast enhancement methods for infrared and grayscale images. Threshold calculation is rearranged in order to prevent the excessive enhancement effects. Since the proposed method is a modified version of these two methods, it named as Weighting Mean-Separated Double Plateaus Histogram Equalization. Various contrast enhancement algorithms are implemented and compared quantitatively in MATLAB for evaluating the performance of the proposed method. FPGA implementation output is also compared with MATLAB output for testing the implementation process. Real-time image processing pipeline is designed as compatible for integration of the implemented design with targeted infrared imaging system. Test results show that the developed method improves background and foreground gray level intensity values with reducing excessive enhancement effects.

Benzer Tezler

  1. An improved device identifier composition engine architecture to enhance internet of things security

    Nesnelerin interneti güvenliğini artırmak için geliştirilmiş bir cihaz tanımlayıcı bileşim motoru mimarisi

    YUSUF YAMAK

    Yüksek Lisans

    İngilizce

    İngilizce

    2023

    Bilgisayar Mühendisliği Bilimleri-Bilgisayar ve KontrolHacettepe Üniversitesi

    Bilgisayar Mühendisliği Ana Bilim Dalı

    DOÇ. DR. MURAT AYDOS

  2. Real time FPGA implementation of a training based content adaptive video resolution up-conversion algorithm

    Eğitim tabanlı, içerik uyarlamalı bir video çözünürlüğü dönüştürme algoritmasının gerçek zamanlı olarak, sahada programlanabilir kapı dizileri (SPKD(FPGA)) ile gerçeklenmesi

    MUZAFFER BARIŞ UYAR

    Yüksek Lisans

    İngilizce

    İngilizce

    2007

    Bilgisayar Mühendisliği Bilimleri-Bilgisayar ve Kontrolİstanbul Teknik Üniversitesi

    İleri Teknolojiler Ana Bilim Dalı

    PROF. DR. BÜLENT ÖRENCİK

  3. Fpga implementation of graph cut method for real time stereo matching

    Gerçek zamanlı stereo eşleme için çizge kesme yönteminin fpga uygulaması

    HAVVA SAĞLIK ÖZSARAÇ

    Yüksek Lisans

    İngilizce

    İngilizce

    2010

    Elektrik ve Elektronik MühendisliğiOrta Doğu Teknik Üniversitesi

    Elektrik ve Elektronik Mühendisliği Bölümü

    PROF. DR. ZAFER ÜNVER

    YRD. DOÇ. DR. İLKAY ULUSOY

  4. Gezgin sistemlerin/robotların navigasyonu için gerçek zamanlı bütünleşik algılayıcı

    Integrated real-time sensor for mobile systems/robots navigation

    HİKMET KOCA

    Doktora

    Türkçe

    Türkçe

    2017

    Elektrik ve Elektronik MühendisliğiGazi Üniversitesi

    Elektrik-Elektronik Mühendisliği Ana Bilim Dalı

    PROF. DR. MÜSLÜM CENGİZ TAPLAMACIOĞLU

    DOÇ. DR. MUSTAFA DOĞAN

  5. FPGA üzerinde Euler algoritması kullanarak Van der Pol osilatörünün 32-bit IEEE 754-1985 ve IQ-Math sayı standartlarına göre tasarımı ve gerçeklenmesi

    Using Euler algorithm on FPGA Van der Pol oscillator of 32-bit IEEE 754-1985 and IQ-Math number standard design and realization

    ELİF KAŞİFOĞLU

    Yüksek Lisans

    Türkçe

    Türkçe

    2019

    Elektrik ve Elektronik MühendisliğiDüzce Üniversitesi

    Elektrik Eğitimi Ana Bilim Dalı

    DR. ÖĞR. ÜYESİ MUSTAFA DURSUN