Geri Dön

Fpga implementation of graph cut method for real time stereo matching

Gerçek zamanlı stereo eşleme için çizge kesme yönteminin fpga uygulaması

  1. Tez No: 268249
  2. Yazar: HAVVA SAĞLIK ÖZSARAÇ
  3. Danışmanlar: PROF. DR. ZAFER ÜNVER, YRD. DOÇ. DR. İLKAY ULUSOY
  4. Tez Türü: Yüksek Lisans
  5. Konular: Elektrik ve Elektronik Mühendisliği, Electrical and Electronics Engineering
  6. Anahtar Kelimeler: Gerçek Zamanlı Stereo Eşleme, Çizge Kesme, FPGA (Alan Programlanabilir Kapı Dizisi), Real Time Stereo Matching, Graph Cut, FPGA
  7. Yıl: 2010
  8. Dil: İngilizce
  9. Üniversite: Orta Doğu Teknik Üniversitesi
  10. Enstitü: Fen Bilimleri Enstitüsü
  11. Ana Bilim Dalı: Elektrik ve Elektronik Mühendisliği Bölümü
  12. Bilim Dalı: Belirtilmemiş.
  13. Sayfa Sayısı: 87

Özet

Günümüz çizge kesme yöntemleri özyinelemeli bir yapıya sahip olduğundan doğrudan gerçek zamanlı stereo eşleme uygulamalarında kullanılamazlar. Çizge kesme yönteminin özyineli yapısı, gerçek zamanlı FPGA(Alan Programlanabilir Kapı Dizisi) uygulamasına uygun olabilmesi için değiştirilmiştir.Değiştirilen çizge kesme yöntemi, önce MATLAB ile çeşitli veri kümeleri üzerinde test edilmiş ve sonuçlar önceki çalışmalar ile karşılaştırılmıştır. Önerilen metodun derinlik sonuçları diğer yöntemlerinkinden iyi olmamasına rağmen hesaplama zaman performansı daha yüksektir. Doğru sonuçlar elde edildikten sonra FPGA benzetimi gerçek veri kümeleri ile gerçekleştirilmiştir. Son olarak, bu yeni yöntem 2 adet 25 Hz PAL kamera ile FPGA üzerinde gerçeklenmiştir. Uygulamanın hesaplama zamanı gerçek zamanlı uygulamalar için uygun olan 40 ms'dir.

Özet (Çeviri)

The present graph cut methods cannot be used directly for real time stereo matching applications because of their recursive structure. Graph cut method is modified to change its recursive structure so that making it suitable for real time FPGA (Field Programmable Gate Array) implementation.The modified method is firstly tested by MATLAB on several data sets, and the results are compared with those of previous studies. Although the disparity results of the modified method are not better than other methods?, computation time performance is better. Secondly, the FPGA simulation is performed using real data sets. Finally, the modified method is implemented in FPGA with two PAL cameras at 25 Hz. The computation time of the implementation is 40 ms which is suitable for real time applications.

Benzer Tezler

  1. FPGA implementation of discrete cosine transform using difference based adder graph algorithm

    Başlık çevirisi yok

    ABDURRAHMAN KNIFATI

    Yüksek Lisans

    İngilizce

    İngilizce

    2021

    Elektrik ve Elektronik Mühendisliğiİstanbul Gelişim Üniversitesi

    Elektrik-Elektronik Mühendisliği Ana Bilim Dalı

    DOÇ. DR. INDRIT MYDERRİZİ

  2. System-on-chip memory design for a domain-specific RISC-V processor

    Alana özgü RISC-V işlemcisi için Çip-Üstü-Sistem'de bellek tasarımı

    UTKU GÜLGEÇ

    Yüksek Lisans

    İngilizce

    İngilizce

    2023

    Bilgisayar Mühendisliği Bilimleri-Bilgisayar ve Kontrolİhsan Doğramacı Bilkent Üniversitesi

    Bilgisayar Mühendisliği Ana Bilim Dalı

    PROF. DR. ÖZCAN ÖZTÜRK

  3. Hardware accelerated packet parsers and deparsers for high-throughput flow classification in computer networks: Design, implementation and evaluation

    Bilgisayar ağlarında yüksek veri hacimli akış sınıflandırması için donanım hızlandırmalı paket ayrıştırıcılar ve birleştiriciler: Tasarım, uygulama ve değerlendirme

    ÖMER BAYRAM DEMİR

    Yüksek Lisans

    İngilizce

    İngilizce

    2024

    Elektrik ve Elektronik MühendisliğiOrta Doğu Teknik Üniversitesi

    Elektrik-Elektronik Mühendisliği Ana Bilim Dalı

    PROF. DR. ŞENAN ECE SCHMİDT

  4. Opencl-based efficient HLS implementation of iterative graph algorithms on FPGA

    Yinelemeli çizge algoritmalarının FPGA üzerinde opencl ile etkin HLS uygulaması

    KENAN ÇAĞRI HIRLAK

    Yüksek Lisans

    İngilizce

    İngilizce

    2021

    Bilgisayar Mühendisliği Bilimleri-Bilgisayar ve Kontrolİhsan Doğramacı Bilkent Üniversitesi

    Bilgisayar Mühendisliği Ana Bilim Dalı

    PROF. DR. ÖZCAN ÖZTÜRK

  5. Accelerating pagerank with a heterogeneous two phase CPU-FPGA algorithm

    İşlemci ve FPGA kullanarak ayrışık iki fazlı yöntemi ile pagerank algoritmasını hızlandırmak

    FURKAN USTA

    Yüksek Lisans

    İngilizce

    İngilizce

    2020

    Bilgisayar Mühendisliği Bilimleri-Bilgisayar ve Kontrolİhsan Doğramacı Bilkent Üniversitesi

    Bilgisayar Mühendisliği Ana Bilim Dalı

    DOÇ. MUHAMMET MUSTAFA ÖZDAL