Fast header matching in network packets using field programable gate arrays
Alan programlanabilir kapı dizilerini kullanarak ağ paketlerınde hızlı başlık eşleştirme
- Tez No: 682384
- Danışmanlar: DR. ÖĞR. ÜYESİ MEHMET EFE ÖZBEK
- Tez Türü: Yüksek Lisans
- Konular: Bilgisayar Mühendisliği Bilimleri-Bilgisayar ve Kontrol, Computer Engineering and Computer Science and Control
- Anahtar Kelimeler: Belirtilmemiş.
- Yıl: 2021
- Dil: İngilizce
- Üniversite: Atılım Üniversitesi
- Enstitü: Fen Bilimleri Enstitüsü
- Ana Bilim Dalı: Bilgisayar Mühendisliği Ana Bilim Dalı
- Bilim Dalı: Belirtilmemiş.
- Sayfa Sayısı: 59
Özet
Paket sınıflandırması için içerik adreslenebilir belleğin davranışlarını taklit eden paralel işlem çoklu RAM'in donanım mimarisi bu tezde sunulmuştur. İnternet ağlarının hızındaki artışla birlikte, davetsiz misafirlerin tespit edilme hızı temel bir gereklilik haline geldi. Bu çalışmada, verilere erişmelerini önlemek için davetsiz misafirleri tespit etmek için hızlı ve verimli bir şekilde bir paket başlığı alanı kullanılmıştır. Xilinx'in FPGA kart tekniği kullanıldığında uygulama test sonuçları hızlı ve uyumluydu. Son olarak, bu paralel işlem çoklu RAM paket başlık algılayıcısının tasarımı, sentezi Vivado 2018.2 simülatörü kullanılarak gerçekleştirildi ve kodlama Verilog HDL dili ve Xilinx Artix-7 FPGA ile yazılmıştır. (Field Programmable Gate Array) kiti kullanıldı.
Özet (Çeviri)
The hardware architecture of the parallel process multiple RAM that emulates the behaviors of content addressable memory for packet classification is presented in this thesis. With the increase in Internet networks' speed, the speed of detection of intruders has become a basic requirement. In this work, a packet header field is used in a fast and efficient way to detect intruders to prevent them from accessing the data. The application test results were fast and compatible when used the FPGA board technique from Xilinx. Finally, the design, synthesis of this parallel process multiple RAM packet header detector has been achieved using Vivado 2018.2 simulator, and coding is written in Verilog HDL language and Xilinx Artix-7 FPGA (Field Programmable Gate Array) kit was used.
Benzer Tezler
- Yeni bir aktif bastırma hücreli ileri yönlü dönüştürücünün tasarımı ve simülasyonu
Analysis and simulati̇on of forward converter with a new active snubber cell
FATİH ZÜNGÖR
Yüksek Lisans
Türkçe
2018
Elektrik ve Elektronik MühendisliğiYıldız Teknik ÜniversitesiElektrik Mühendisliği Ana Bilim Dalı
PROF. DR. HACI BODUR
- A low latency, high throughput and scalable hardware architecture for flow tables in software defined networks
Yazılım tanımlı bilgisayar ağları'ndakı akış tabloları için düşük gecikmeli, yüksek veri hacimli ve ölçeklendirilebilir bir donanım mimarisi
GÖKSAN ERAL
Yüksek Lisans
İngilizce
2016
Bilgisayar Mühendisliği Bilimleri-Bilgisayar ve KontrolOrta Doğu Teknik ÜniversitesiElektrik-Elektronik Mühendisliği Ana Bilim Dalı
DOÇ. DR. ŞENAN ECE SCHMİDT
- Bilgisayar ağları için saldırı tespit sistemi tasarımları ve FPGA ortamında gerçekleştirilmesi
Intrusion detection system designs for computer networks and their implementations in FPGA environment
TANER TUNCER
Doktora
Türkçe
2010
Bilgisayar Mühendisliği Bilimleri-Bilgisayar ve KontrolFırat ÜniversitesiElektrik-Elektronik Mühendisliği Ana Bilim Dalı
DOÇ. DR. YETKİN TATAR
- A Loss of coolantaccident analysis for near stagnation flow in the horizontal fuel channel of candu reactor
Başlık çevirisi yok
AHMET DURMAYAZ
- Optical routing in packet switched networks
Paket anahtarlamalı ağlarda optik yönlendirme
MEHMET ERDAL ÖZBEK
Yüksek Lisans
İngilizce
2001
Elektrik ve Elektronik Mühendisliğiİzmir Yüksek Teknoloji EnstitüsüElektrik-Elektronik Mühendisliği Ana Bilim Dalı
YRD. DOÇ. DR. MEHMET SALİH DİNLEYİCİ