Geri Dön

4 channel configurable constant-current/voltage mode biphasic implantable neurostimulator ASIC with channel centric active charge balancer

Kanal merkezli aktif yük dengeleyicili 4 kanal ayarlanabilir sabit-akım/gerilim modlu iki-fazlı vücuda gömülebilir siniruyarıcı tümdevre

PDF İndir

  1. Tez No: 722479
  2. Yazar: ANIL CAKALI
  3. Danışmanlar: DOÇ. DR. TUFAN COŞKUN KARALAR
  4. Tez Türü: Yüksek Lisans
  5. Konular: Elektrik ve Elektronik Mühendisliği, Electrical and Electronics Engineering
  6. Anahtar Kelimeler: Belirtilmemiş.
  7. Yıl: 2022
  8. Dil: İngilizce
  9. Üniversite: İstanbul Teknik Üniversitesi
  10. Enstitü: Lisansüstü Eğitim Enstitüsü
  11. Ana Bilim Dalı: Elektronik ve Haberleşme Mühendisliği Ana Bilim Dalı
  12. Bilim Dalı: Elektronik Mühendisliği Bilim Dalı
  13. Sayfa Sayısı: 247

Özet

Elektrik uyartımı, sinir üzerine elektrik yükü aktararak anlık yük dengesizliği oluşturup sinir iletiminin etkinleştirilmesini veya devre dışı bırakılmasını sağlayan yöntemdir. Elektrik uyartımı yöntemi çeşitli hastalıkların tedavisinde yıllardan beri yaygın olarak kullanılmaktadır. Mesane ve ürolojik fonksiyonların tedavisi için sakral sinir uyartımı, epilepsi, Parkinson, tremor, depresyon ve obsesif kompulsif bozukluk gibi hastalıkların tedavilerinde derin beyin uyartımı, kronik ağrı tedavisinde omurilik uyartımı, görme fonksiyonlarının tedavisinde ve yapay görme protezi çalışmalarında retina uyartımı ve duyma fonksiyonlarının tedavisinde cochlear uyartımı sıklıkla kullanılan ve gelişmekte olan sinir uyartımı yöntemleridir. Uygulama alanları göz önünde bulundurulduğunda, sinir uyarıcı medikal cihazların bir çoğu insan vücudu içerisine ameliyat ile yerleştirilerek çalışmaktadır. Bu cihazlar uzun ömürlü batarya ile çalıştığından dolayı, sinir uyarıcı medikal cihazlar tasarlanırken, ilgili sinire yönelik çıkış üretebilen, düşük güç tüketimli uygulamaya yönelik tümdevrelerin tasarımına ihtiyaç duyulmaktadır. Sinir ile arayüz elektrotlar vasıtasıyla gerçekleştirilmektedir. Sinir üzerine aktarılan dengesiz yük miktarı zamanla elektrot - doku arayüzünde toksik yüzey oluşumuna, elektrot-doku arayüzünün empedansının değişmesine veya kalıcı sinir hasarına neden olabilmektedir. Bu nedenle sinire aktarılan anodik yük miktarı ile katodik yük miktarının dengelenebilmesi için iki-fazlı uyartım yöntemi kullanılmaktadır. Ayrıca bu işlemi gerçekleştirebilmek için aktif yük dengeleyici devreler kullanılmaktadır. Literatürde sabit-akım modlu, sabit-gerilim modlu ve sabit-yük modlu sinir uyartımı yöntemleri mevcuttur. Sabit-akım modlu sinir uyartım yöntemi, anodik ve katodik faz süreleri ve akım genlikleri kontrol edilerek hedef doku üzerinde yük dengesinin sağlanabilmesinden dolayı en sık tercih edilen ve en güvenilir yöntemdir. Sabit-gerilim modlu sinir uyartımı yönteminde, uygulanacak akımın genliği elektrod-doku arayüzünün empedans değerine bağlı olarak değiştiğinden dolayı, sinir üzerine aktarılan yük miktarı, uygulanan akımın genliği ve uyartım süresine bağlı olarak kontrol edilemediği için yük dengesi durumunu sağlamak sabit-akım uyartım yöntemine göre daha zordur. Sabit-yük modlu uyartım yöntemi, yük dengesinin anahtar-kondansatör devre yapıları kullanılarak sağlanabilmesi nedeniyle avantajlıdır. Sabit-yük modlu uyartımın dezavantajı ise büyük kapasite gerekliliği nedeniyle entegre devre üzerinde gerçeklenmesinin maliyet açısından uygun olmamasıdır. Literatürdeki çalışmalar incelendiğinde, sinir uyarıcı tümdevrelerde kullanılan kanal devre yapılarının ve aktif yük dengeleyicilerin sadece sabit-akım modlu uyartım ya da sadece sabit-gerilim modlu uyartım yapacak şekilde tasarlandığı gözlemlenmiştir. Bu çalışmada, hem sabit-akım hem de sabit-gerilim uyartım modunda yük dengesini sağlayabilmek için iki fazlı çalışan ve 4 elektrot kutuplamasında aktif yük dengeleme gerçekleştirebilen yenilikçi yük dengeleme şeması geliştirilmiştir. Ayrıca hem sabit-akım hem de sabit-gerilim modunu aynı devre yapısı üzerinde gerçekleştirebilen yeni kanal devresi ve yeni kanal merkezli aktif yük dengeleyici devresi topolojileri, her iki uyartım modunda da aktif yük dengeleme şemasını gerçekleştirecek şekilde tasarlanmıştır. Sabit-gerilim modlu sinir uyarıcı devreler derin beyin uyartımında yıllardır kullanılmaktadır. Sabit-akım modlu sinir uyarıcı devreler ise günümüzde derin beyin uyartımında kullanılmaya başlanmıştır. Literatürde genellikle bu yöntemlerden sadece biri seçilerek devre yapılarının oluşturulduğu gözlemlenmiştir. Yapılan çalışmanın her iki uyartım modunu da aktif yük dengeleme gerçekleştirerek desteklemesi, çalışmayı derin beyin uyartımı (DBS) uygulamaları için uygun hale getirmektedir. Bu çalışmanın amacı, tümdevrenin ameliyat sonrasında uyartım modunun değiştirilmesine olanak sağlaması ve her iki uyartım modunda da aktif yük dengeleme sağlaması nedeniyle sinir uyarıcı vücuda gömülebilir medikal cihazların esneklik ve güvenlik özelliklerinin arttırılmasıdır. Sinir uyarıcı tümdevrede 4 adet kanal devresi bulunmaktadır. Her bir kanal N-Block, P-Block ve kanal merkezli aktif yük dengeleyici yapılarından oluşmaktadır. Her kanal sabit-akım modu aktifken kanal çıkışından toprak, 10 V, 0-1 mA ayarlanabilir çekme ve 0-1 mA ayarlanabilir kaynak akımı sağlayabilmektedir. Sabit-gerilim modunda ise kanal çıkışından toprak, 10 V, 1-5 V ayarlanabilir düşük gerilim ve 5-9 V ayarlanabilir yüksek gerilim sağlayabilmektedir. N-Block ve P-Block tasarımları birbirine benzer ve tamamlayıcı yapıdadır. N-Block devresi toprak, 0-1 mA ayarlanabilir çekme akımı ve 1-5 V ayarlanabilir düşük gerilim sağlayabilecek şekilde tasarlanmıştır. P-Block devresi 10 V, 0-1 mA ayarlanabilir basma akımı ve 5-9 V ayarlanabilir yüksek gerilim sağlayabilecek şekilde tasarlanmıştır. N-Block ve P-Block çıkışları fiziksel olarak birbirine bağlıdır ve kanal çıkışını oluştururlar. Kanal çıkış ayarına göre N-Block ya da P-Block yapılarından sadece biri aktif edilir veya ikisi de pasif yapılarak kanal çıkışı yüksek empedans olarak ayarlanır. Uyartım modu, uyartım periyodu, anodik faz periyodu, fazlar arası gecikme zamanı, her kanal için çıkış akımı genliği ve çıkış gerilimi genliği parametreleri ayarlanabilir yapıdadır. Katodik faz süresi, kanal merkezli aktif yük dengeleyicilerin çıkışlarına bağlı olarak her kanal için farklıdır ve dijital kontrolcü tarafından asenkron olarak kontrol edilmektedir. N-Block ve P-Block analog devreleri ve alt analog blokları, çıkış transistörlerinin elektrot-doku empedansındaki gerilim düşümü nedeniyle çalışmasının bozulmaması için 10 V besleme gerilimine göre tasarlanmıştır. Yüksek gerilim ihtiyacı değerlendirilerek tümdevre tasarımında TSMC 0.18 um BCD teknolojisi kullanılmıştır. Analog bloklar, düşük güç ile yüksek performans elde etmek için, göreceli olarak yüksek kutuplama akımlarıyla, belirli bir sırayla kutuplama akımları açılıp kapatılarak kullanılmaktadır. Sabit-akım ve sabit-gerilim modunda, dokuya transfer edilen yükün kontrolü ve yük dengesinin sağlanabilmesi için gerçek kanal akımları gerekmektedir. Gerçek kanal akımları doğrudan ölçülemediği için, seçilen aktif blok yapısına bağlı olarak, N-Block veya P-Block bloklarının içerisindeki dahili akımların farkları alınarak kanal akımı kestirilmektedir. Dahili akımlar, akım aynaları vasıtasıyla ölçeklendirilir ve kanal ayarlarında seçilen aktif bloğa göre kanal merkezli aktif yük dengeleyicilere iletilir. Ölçeklendirilmiş dahili akımların farkı alınarak kanal akımı kestirimi gerçekleştirilir ve kestirilen kanal akımı aktif yük dengeleyici devrede kullanılır. Uyartım sürelerinin ayarlama çözünürlüğü olarak 1 us belirlenmiştir. İlgili süre ve gerilim özellikleri değerlendirilerek N-Block'ta ve P-Block'ta kullanılan analog altbloklar Cadence Virtuoso ortamında tasarlanmıştır. Analog altbloklar, Cadence Spectre kullanılarak DC ve geçici durum simülasyonları ile doğrulanmıştır. Altbloklar kullanılarak N-Block ve P-Block devreleri tasarlanmıştır. N-Block ve P-Block devreleri için sabit-akım ve sabit-gerilim modunda geçici durum simülasyonları gerçekleştirilmiştir. N-Block ve P-Block devrelerinin sabit-akım modunda maksimum çıkış akımı hata değerleri, sabit-gerilim modunda maksimum çıkış gerilimi hata değerleri ve her iki mod için de kanal akımı kestirim hata değerleri geçici durum simulasyonları ile elde edilmiş ve sonuçlar paylaşılmıştır. Kanal merkezli aktif yük dengeleyici devrede kullanılan analog altbloklar Cadence Virtuoso oratmında tasarlanmıştır. Analog altbloklar, DC ve geçici durum simülasyonları kullanılarak doğrulanmıştır. Altbloklar kullanılarak kanal merkezli aktif yük dengeleyici devresi tasarlanmıştır. Uyartım süresi ve akım genlik sınır değerleri göz önünde bulundurularak geçici durum simülasyonları gerçekleştirilmiştir. Kanal merkezli aktif yük dengeleyici devresinin yük hata değerleri simülasyonlar vasıtasıyla elde edilmiş ve sonuçlar paylaşılmıştır. Sinir uyarıcı kontrolcüsü, Verilog donanım tanımlama dili kullanılarak RTL olarak tasarlanmıştır. Sinir uyarıcı kontrolcüsü tasarlanırken, düşük güç tüketimi elde etmek için analog blokların belirli bir sıra ile aktif/pasif yapılması, her kanalın anodik ve katodik faz ayarlamalarının kanal ayar yazmaçlarına göre yapılandırılması, anodik faz, fazlar arası gecikme ve uyartım periyodu sürelerinin kontrolü, kanal çıkış anahtarlarının kontrolü gibi işlemler durum makinesi kullanılarak gerçekleştirilmiştir. Her kanalın katodik faz süresi, kanalların kanal merkezli aktif yük dengeleyici çıkış durumlarına bağlı olarak asenkron bir şekilde sinir uyarıcı kontrolcüsü tarafından belirlenmektedir. Sinir uyarıcı kontrolcüsü tasarlanırken senkron ve asenkron devre yapıları birlikte kullanılmıştır. Sinir uyarıcı kontrolcüsü, Cadence Genus aracı ile 1 MHz saat frekansı için sentezlenmiştir. Cadence Innovus aracı ile 300 um x 300 um alan içerisinde serim işlemi gerçekleştirilmiştir. Sayısal sinir uyarıcı kontrolcüsü ve analog kanal devreleri Cadence ortamında entegre edilmiştir. Sabit-akım ve sabit-gerilim modları için tümdevrenin işlevselliği, rastgele test vektörleri uygulayarak AMS simülasyonlar ile doğrulanmıştır. Test vektörleri Verilog donanım tanımlama dili kullanılarak tasarlanmıştır. Sonuç olarak, tasarlanan sabit-akım ve sabit-gerilim modunda çalışan yenilikçi kanal devre yapısının her iki uyartım modunda da doğru çalıştığı gözlemlenmiştir. Ayrıca önerilen yenilikçi kanal merkezli aktif yük dengeleyici şemasının ve tasarlanan kanal merkezli aktif yük dengeleyici devrenin her iki uyartım modunda da istenilen şekilde çalıştığı AMS simülasyonlarla doğrulanmıştır.

Özet (Çeviri)

Electrical stimulation is a technique that let inhibition or exhibition neuron activities with charge injection to a target tissue. Neural stimulators are used as a treatment method for diseases and the restoration of dysfunctional organs. Sacral Nerve Stimulation that is used for the treatment of bladder and urinary functions, Deep Brain Stimulation (DBS) that is used for the treatment of diseases such as Parkinson's disease, epilepsy, tremor, depression, and obsessive-compulsive disorder, Spinal Cord Stimulation that is used for the treatment of chronic pain syndrome, Retinal Stimulation that is used for recovering visual functions and Cochlear Stimulation that is used to recovering of hearing functions are some of the application fields of electrical/neural stimulation. Considering application fields, most neurostimulator/neuromodulation devices are implanted in the human body. These devices are battery-powered devices that have long battery life, because of that an Application Specific Integrated Circuit (ASIC) is needed for implantable applications considering application specifications like target nerve, power consumption and output properties. Neurostimulators interface with target neurons by using electrodes. Charge accumulation on an electrode-tissue interface may cause Ph variation of electrolyte, toxic surface creation between electrode-tissue interface and variation of electrode-tissue impedance. Most importantly, it may cause permanent nerve damage. Using biphasic stimulation and active charge balancer structure together is the preferred method to achieve ideally zero net charges on the target tissue. Constant-current stimulation, constant-voltage stimulation or constant-charge stimulation methods are presented in the literature. Constant-current stimulation is the safest stimulation method. Ideally, zero net charge on tissue may be achieved by controlling anodic and cathodic current amplitudes and durations in a biphasic manner. For constant-voltage stimulation, the amplitude of current that flows through the electrode-tissue interface is determined by the impedance of the electrode-tissue interface. Due to that reason, it is not easy to control transferred charge to tissue. Constant-charge stimulation is a useful method to achieve charge balancing by using switch-capacitor structures. The disadvantage of constant-charge stimulation is that it needs larger capacitors that cause some difficulties with on-chip implementation. In literature, neurostimulator ASICs are designed for only constant-current mode stimulation or only constant-voltage mode stimulation. Similarly, most charge balancer circuits are designed for just constant-current mode stimulation or constant-voltage mode stimulation. In this work, a novel active charge balancing scheme that works with both constant-current mode and constant-voltage mode for monopolar/bipolar/tripolar/quadripolar electrode polarities is proposed. Furthermore, a novel channel circuit and novel channel centric active charge balancer circuit topologies that support both constant-current and constant-voltage stimulation mode in the same structure are developed. Constant-voltage mode stimulation is considered the standard technique of DBS applications for a long time. On the other hand, constant-current mode stimulation is emerging as an alternative solution for DBS applications. Supporting both constant-current mode and constant-voltage mode with active charge balancing makes this work appropriate for DBS applications. The purpose of this work is to increase the flexibility and safety of neurostimulators because this work allows switching stimulation mode after surgery and supplies active charge balancing for both stimulation modes for safety. Neurostimulator ASIC is constructed by 4 channels. Each channel consists of N-Block, P-Block and Channel Centric Active Charge Balancer. Each channel is configurable to supply ground, 10 V, 0-1 mA configurable sink current or 0-1 mA configurable source current in constant-current stimulation mode. Each channel is configurable to supply ground, 10 V, 1-5 V configurable low voltage or 5-9 V configurable high voltage in constant-voltage stimulation mode. N-Block circuit is designed to supply ground, 0-1 mA configurable sink current or 1-5 V configurable low voltage. P-Block circuit is designed to supply 10 V (as VDD), 0-1 mA configurable source current or 5-9 V configurable high voltage. Stimulation period, anodic phase time and interphase delay time are configurable parameters. Cathodic phase duration is not configurable because it is controlled by using outputs of Channel Centric Active Charge Balancer asynchronously. N-Block and P-Block circuits are similar to each other and complementary structures. The supply voltage of the stimulator circuit was chosen as 10 V to prevent headroom problems. Considering high voltage supply requirements, the Taiwan Semiconductor Manufacturing Company (TSMC) 0.18 um Bipolar-CMOS-DMOS (BCD) technology process was chosen. Relatively high biasing currents and enable/disable circuits were used for analog blocks to achieve higher performance with lower power consumption. The actual channel current is estimated by using differences of internal currents. Internal currents are mirrored to channel centric active charge balancer circuit to estimate channel current and use it for charge balancing. Timing setting resolution was chosen as 1 us. All analog blocks that are used in N-Block and P-Block were designed in Cadence Virtuoso considering timing, voltage and process constraints. DC, AC, transient and stability simulations were run to verify analog subblocks with Cadence Spectre. Transient simulations were run to verify constant-current stimulation mode and constant-voltage stimulation mode behaviors of N-Block and P-Block. Maximum current error results for constant-current stimulation, maximum voltage error results for constant-voltage stimulation and channel current estimation error results for both stimulation modes are given as simulation results. Channel centric active charge balancer was designed with Cadence environment. Transient simulations were run considering stimulation duration and current amplitude boundaries to verify functionality and determine performance with Cadence Spectre. Charge errors are presented as simulation results. Register Transfer Level (RTL) design of the stimulator controller was designed with Verilog Hardware Description Language (HDL). Synchronous state machines are used to implement the stimulator controller. Asynchronous digital circuits are used to handle outputs of active charge balancer circuits. The stimulator controller was synthesized by using Cadence Genus tool. Place and route process was performed by using Innovus tool. Digital blocks were integrated with analog blocks in Cadence Environment and Analog-Mixed Signal (AMS) simulations were run to verify the behavior of the neurostimulator ASIC for constant-current and constant-voltage stimulation modes with random test vectors. As a conclusion, 4 channel configurable constant-current/voltage mode biphasic implantable neurostimulator ASIC with channel centric active charge balancer was verified by using AMS simulations for both constant-current and constant-voltage stimulation modes. AMS simulation results show that the ASIC works functional and the proposed channel centric active charge balancing scheme is verified for both stimulation modes.

Benzer Tezler

  1. Tez No

    876316

    Performance analysis of relay aided terahertz systems

    Röle destekli terahertz haberleşme sistemlerinin performans analizi

    BENGÜ BİLGİÇ

    Yüksek Lisans

    İngilizce

    İngilizce

    2024

    Elektrik ve Elektronik Mühendisliğiİstanbul Teknik Üniversitesi

    Elektronik ve Haberleşme Mühendisliği Ana Bilim Dalı

    DR. ÖĞR. ÜYESİ SEMİHA TEDİK BAŞARAN

  2. Tez No

    665670

    HC-FFT: Highly configurable and efficient FPGA ımplementation of FFT

    Başlık çevirisi yok

    PAKİZE ERGÜL

    Yüksek Lisans

    İngilizce

    İngilizce

    2021

    Elektrik ve Elektronik MühendisliğiÖzyeğin Üniversitesi

    Elektrik-Elektronik Mühendisliği Ana Bilim Dalı

    PROF. DR. HASAN FATİH UĞURDAĞ

  3. Tez No

    39275

    2-8 MBit/s fiber optik hat teçhizatı arayüz devresinin sahada programlanabilir kapı dizisi ile tasarlanması ve gerçeklenmesi

    Designing and implementing 2MBit/s and 8 MBit/s fiber optic line terminating equipment interface circuit by using field programmable gate array

    ÜMİT GÖĞÜSGEREN

    Yüksek Lisans

    Türkçe

    Türkçe

    1993

    Bilgisayar Mühendisliği Bilimleri-Bilgisayar ve Kontrolİstanbul Teknik Üniversitesi

    PROF. DR. AHMET DERVİŞOĞLU

  4. Tez No

    377165

    OFDM tabanlı temel bant WIMAX fiziksel katman vericinin FPGA üzerinde gerçeklenmesi

    Implementation of OFDM based WIMAX physical layer baseband transmitter on FPGA

    AHMET TANSU AKTÜRK

    Yüksek Lisans

    Türkçe

    Türkçe

    2014

    Elektrik ve Elektronik Mühendisliğiİstanbul Teknik Üniversitesi

    Elektronik ve Haberleşme Mühendisliği Ana Bilim Dalı

    DOÇ. DR. MESUT KARTAL

  5. Tez No

    628535

    Obsesif kompulsif belirtisi gösteren grup ve kontrol grubunda duygu ve zaman aralığı değişimlemelerinin dikkat yanıp sönmesi üzerindeki etkisi

    The effect of emotion and time interval manipulations on attentional blink in the group with obsessive compulsive symptom and the control group

    BÜŞRA OCAK

    Yüksek Lisans

    Türkçe

    Türkçe

    2020

    PsikolojiHacettepe Üniversitesi

    Psikoloji Ana Bilim Dalı

    DR. ÖĞR. ÜYESİ ZEYNEL BARAN

Geri Dön