System-on-chip memory design for a domain-specific RISC-V processor
Alana özgü RISC-V işlemcisi için Çip-Üstü-Sistem'de bellek tasarımı
- Tez No: 828200
- Danışmanlar: PROF. DR. ÖZCAN ÖZTÜRK
- Tez Türü: Yüksek Lisans
- Konular: Bilgisayar Mühendisliği Bilimleri-Bilgisayar ve Kontrol, Mühendislik Bilimleri, Computer Engineering and Computer Science and Control, Engineering Sciences
- Anahtar Kelimeler: Belirtilmemiş.
- Yıl: 2023
- Dil: İngilizce
- Üniversite: İhsan Doğramacı Bilkent Üniversitesi
- Enstitü: Mühendislik ve Fen Bilimleri Enstitüsü
- Ana Bilim Dalı: Bilgisayar Mühendisliği Ana Bilim Dalı
- Bilim Dalı: Bilgisayar Mühendisliği Bilim Dalı
- Sayfa Sayısı: 91
Özet
Çizge uygulamalarının kullanımı bir çok alanda yaygındır ancak düzensiz ve veriye dayalı bellek erişim kalıpları, büyük boyutlu çizge verisi ile birleşince, genel amaçlı bilgi işlem sistemleri çizge işlemede düşük performans göstermektedir. Varolan çalışmalarda, FPGA temelli donanım hızlandırıcıları, performans prob- lemlerini azaltmak ve enerji verimliliğini artırmak için önerilirken program- lanabilirlik ve esneklik konuları arka planda kalmıştır. Bu tez, alana özgü bir işlemci tasarımının, bir Çip-Üstü-Sistem platformunda donanımsal olarak gerçeklenmesini ve buna eşlik eden bir bellek çatısı tasarımını sunmaktadır. Önerilen mimari, taban alınan tasarımın mikro-mimarisini iyileştirmekte, taban tasarımı Sistem-Üstü-Çip'e bir çip-üzeri veri iletişim yolu protokolü kullanarak entegre etmekte ve alternatif bellek çatılarının tasarımlarını karşılaştırmaktadır. Donanım gerçeklenmesi, son teknoloji bir değerlendirme kartında yapılmıştır. Popüler çizge denektaşları, tasarlanan sistemin performans ölçümlerinde kul- lanılmış ve en iyi performans çıktısı için çeşitli sistem parametreleri üzerinde has- sasiyet analizi yapılmıştır. Güç tüketimi ve kaynak kullanımı üzerine bir analiz de çalışmaya dahil edilmiştir. Genel itibariyle, denektaşına ve çizge verisine göre değişmekle beraber, averaj hızlanma değerleri %15 ile %25 arasında ölçülürken, çip-üzeri güç tüketim değeri 3.8 ile 4.2 Watt olarak ölçülmüştür.
Özet (Çeviri)
The use of graph applications is common in many areas; however, irregular and data-driven memory access patterns combined with the large sizes of graph data results in performance loss in general-purpose computing systems. Existing stud- ies proposed hardware accelerators often implemented on FPGAs to alleviate per- formance problems and improve energy efficiency while having less emphasis on programmability and flexibility. This thesis presents a hardware implementation of a domain-specific processor design for graph applications on a system-on-chip (SoC) platform accompanied by a design of a memory framework. The proposed system architecture improves the micro-architecture of a baseline design, inte- grates the baseline with an efficient system-on-chip bus communication protocol, and compares alternative memory framework implementations. The hardware is implemented on a state-of-the-art evaluation board. Popular graph benchmarks are used for performance evaluations of the implemented system, and various sensitivity analysis is done on newly added system parameters to determine the optimal system configuration. An analysis of power consumption and resource utilization is also provided. Overall, average speed-ups vary between 15% and 25% depending on the benchmark and graph data, while on-chip power consump- tion varies between 3.8 to 4.2 Watts depending on the system clock frequency.
Benzer Tezler
- Elektronik kalkan için parazitik parametrelerin çıkarımı
Extraction of parasitic parameters for electronic shield
İMRAN MERAL
Yüksek Lisans
Türkçe
2023
Elektrik ve Elektronik Mühendisliğiİstanbul Teknik ÜniversitesiElektronik ve Haberleşme Mühendisliği Ana Bilim Dalı
PROF. DR. MÜŞTAK ERHAN YALÇIN
- İnsansız hava aracı için bir borda bilgisayarının mimarisi ve tasarımı
Başlık çevirisi yok
SAİT N. YURT
Yüksek Lisans
Türkçe
1995
Astronomi ve Uzay Bilimleriİstanbul Teknik ÜniversitesiY.DOÇ.DR. T. BERAT KARYOT
- Çok çekirdekli mimari üzerinde gerçek zamanlı görev zamanlama ve iletişim yönetim algoritmalarının birlikte tasarımı
Design of real-time scheduling and communication management algorithms on multicore architecture
HÜSEYİN TEMUÇİN
Doktora
Türkçe
2018
Bilgisayar Mühendisliği Bilimleri-Bilgisayar ve KontrolHacettepe ÜniversitesiBilgisayar Mühendisliği Ana Bilim Dalı
DOÇ. DR. KAYHAN MUSTAFA İMRE
- Klonlanamaz fonksiyonlar ve yardımcı bilgiler kullanılarak patent hakları korunması, özgün algoritma ve donanımın güvenliğinin sağlanması
Protection of patent rights, maintenance of original algorithm and hardware security using physical unclonable functions and helper data
BURAK GÖVEM
Yüksek Lisans
Türkçe
2013
Bilgisayar Mühendisliği Bilimleri-Bilgisayar ve Kontrolİstanbul Teknik ÜniversitesiElektronik ve Haberleşme Mühendisliği Ana Bilim Dalı
DOÇ. DR. MÜŞTAK ERHAN YALÇIN
- Paralel işaret işleme sistemi ve bir uygulama
A Parallel signal processing system and an application
FATİH KURUGÖLLÜ
Yüksek Lisans
Türkçe
1994
Bilgisayar Mühendisliği Bilimleri-Bilgisayar ve Kontrolİstanbul Teknik ÜniversitesiKontrol ve Otomasyon Mühendisliği Ana Bilim Dalı
PROF. DR. A. EMRE HARMANCI