Geri Dön

Efficient FPGA implementations for homomorphic encryption operation of CKKS scheme

CKKS şemasının homomorfik şifreleme işlemleri için verimli FPGA uygulamaları

  1. Tez No: 853957
  2. Yazar: CAN AYDUMAN
  3. Danışmanlar: PROF. DR. ERKAY SAVAŞ
  4. Tez Türü: Yüksek Lisans
  5. Konular: Elektrik ve Elektronik Mühendisliği, Electrical and Electronics Engineering
  6. Anahtar Kelimeler: Belirtilmemiş.
  7. Yıl: 2023
  8. Dil: İngilizce
  9. Üniversite: Sabancı Üniversitesi
  10. Enstitü: Fen Bilimleri Enstitüsü
  11. Ana Bilim Dalı: Elektronik Ana Bilim Dalı
  12. Bilim Dalı: Elektronik Bilim Dalı
  13. Sayfa Sayısı: 77

Özet

Homomorfik şifreleme, hassas verilerin güvenli ve mahremiyet korumalı bir şekilde işlenebilmesini sağladığı için kriptografi biliminin zirvesidir. Homomorfik şifreleme şemaları, şifrelenmiş veriler üzerinde hesaplama yapabilme yeteneğine sahiptir. Bu benzersiz yeteneği sayesinde, gizliliği ve mahremiyeti tehlikeye atmadan hassas verilerden bilgi elde edilebilir. Yeni nesil tam homomorfik şifreleme (FHE) şemaları olan BFV (Fan & Vercauteren, 2012) ve CKKS (Cheon, Kim, Kim & Song, 2017) en popüler olanlardır ve pratikte kullanılma potansiyeline sahiptir. Mevcut homomorfik şifreleme şemalarının uygulamada kullanılmalarının önündeki en önemli engel ve sınırlama, bu şifreleme şemalarının bünyelerinde karmaşık işlemler barındırması ve büyük hacimli veri yapılarıyla çalışmaları nedeniyle çok yüksek ve kaynak gereksinimine ihtiyaç duymalarıdır. Bu tezin amacı, tam homomorfik şifreleme şemalarını hızlandırmak için yüksek performanslı donanım tasarımlarını sunmaktır. Bu tez, CKKS tam Homomorfik şifreleme şemasının donanım hızlandırması için tasarım zamanında yapılandırılabilir bir donanım üreteci sunmaktadır. Tasarım, CKKS'nin çarpma, yeniden doğrusallaştırma ve yeniden ölçeklendirme işlemlerini hızlandırmayı amaçlamaktadır. 2 10 ve 2 15 arasında polinom dereceleri için tasarım zamanında yapılandırılabilir bir Sayısal Teorik Dönüşüm (NUmber Theoretic Transform - NTT) çarpma donanımı içermektedir. Polinom çarpımı, FHE işlemleri için bir darboğaz oluşturmaktadır. Bu nedenle, bu işlemler için verimli donanım hızlandırıcılar tasarlamak kritiktir. NTT, karmaşıklığını 𝒪(𝑛2 )'den 𝒪(𝑛log2 𝑛)'ye indirerek çok hızlı polinom çarpımını mümkün kılar. İleri NTT işlemleri Cooley-Tukey ile, ters NTT işlemleri ise Gentleman-Sande kelebek devreleri ile gerçekleştirilmektedir. NTT işleminin Bellek Erişim Paterni (MAP) karmaşıktır ve yüksek verimlilikli bir NTT mimarisi uygulamak için verimli bir MAP için NTT tasarlamak kritiktir. NTT'nin MAP'ı için verimli bir algoritma tasarlanmış ve uygulanmıştır, ve bu yaklaşım 2 10 ile 2 15 arasındaki polinom boyutları için genelleştirilmiştir. CKKS tam Homomorfik şifreleme şemasının hızlandırması için yaptığımız donanım, homomorfik çarpma işleminde Microsoft SEAL kütüphanesine kıyasla 15 kat, anahtar değiştirme işleminde ise 4 kat hız artışı sunmaktadır. Bu karşılaştırma, yazılımın AMD Ryzen 7 3800x CPU'da çalıştırıldığı bir ortamda gerçekleştirilmiştir.

Özet (Çeviri)

Homomorphic encryption is the pinnacle of cryptography, providing secure and private third-party computation of sensitive data. Homomorphic encryption schemes allow the unique ability to compute over the encrypted data. Due to its impressive power, one can gain insights from sensitive data without compromising privacy. Newer generation fully homomorphic encryption (FHE) schemes such as BFV (Fan & Vercauteren, 2012) and CKKS (Cheon, Kim, Kim & Song, 2017) schemes are the most popular and have the potential to be used in practice. The limitation of current homomorphic encryption schemes is the computationally complex operations, which prevent applications that require efficiency in their implementations. This thesis aims to present high-performance hardware designs for accelerating FHE schemes. This thesis presents a design-time configurable hardware generator for hardware acceleration of the CKKS FHE scheme. The design aims to accelerate the multiplication, relinearization and rescale operations of the CKKS. It includes a design-time configurable Number Theoretic Transform (NTT) multiplication hardware for polynomial sizes between 2 10 and 2 15. Polynomial multiplication is a bottleneck for the FHE operations. Therefore, it is crucial to design efficient hardware accelerators for high degree polynomial multiplications. The NTT enables very fast polynomial multiplication by reducing its complexity to 𝒪(𝑛log2 𝑛) from 𝒪(𝑛2 ). The Forward NTT operations are implemented with Cooley-Tukey, while Inverse NTT operations are implemented with Gentleman-Sande butterfly circuits. Memory access pattern (MAP) of the NTT operation is complex and it is crucial to design an efficient MAP for NTT for implementing a high-throughput NTT architecture. We designed and implemented an efficient algorithm for the MAP of NTT and generalized this approach for polynomial sizes, 2 10 to 2 15. Our hardware acceleration for the CKKS fully homomorphic encryption scheme offers a 15-fold speedup in the homomorphic multiplication operation and a 4-fold speedup in the key-switch operation compared to the Microsoft SEAL library. This comparison was conducted in an environment where the software ran on an AMD Ryzen 7 3800x CPU.

Benzer Tezler

  1. Efficient hardware implementations for lattice-based cryptography primitives

    Kafes-tabanlı kriptografi öğeleri için verimli donanım uygulamaları

    AHMET CAN MERT

    Doktora

    İngilizce

    İngilizce

    2021

    Elektrik ve Elektronik MühendisliğiSabancı Üniversitesi

    Elektronik Mühendisliği Ana Bilim Dalı

    DR. ÖĞR. ÜYESİ ERDİNÇ ÖZTÜRK

  2. Hardware design of K2RED modular multiplication algorithm used in number theoretic transform for post quantum cryptography and homomorphic encryption

    Post kuantum kriptografi ve homomorfik şifreleme için sayı teorik dönüşümünde kullanılan K2RED modüler çarpma algoritmasının donanım tasarımı

    FURKAN CAN

    Yüksek Lisans

    İngilizce

    İngilizce

    2024

    Bilim ve Teknolojiİstanbul Teknik Üniversitesi

    Elektronik ve Haberleşme Mühendisliği Ana Bilim Dalı

    PROF. DR. SIDDIKA BERNA ÖRS YALÇIN

  3. AES algoritmasının FPGA üzerinde düşük güçlü tasarımı

    Power efficient FPGA implementation of AES algorithm

    AHMED YASİR DOĞAN

    Yüksek Lisans

    Türkçe

    Türkçe

    2008

    Elektrik ve Elektronik Mühendisliğiİstanbul Teknik Üniversitesi

    Elektronik ve Haberleşme Mühendisliği Ana Bilim Dalı

    YRD. DOÇ. DR. SIDDIKA BERNA ÖRS YALÇIN

  4. Power efficient FPGA implementation of RSA algorithm

    RSA algoritmasının düşük güç tüketimli FPGA tasarımı

    DİLEK BAYHAN

    Yüksek Lisans

    İngilizce

    İngilizce

    2010

    Bilgisayar Mühendisliği Bilimleri-Bilgisayar ve Kontrolİstanbul Teknik Üniversitesi

    Bilgisayar Mühendisliği Ana Bilim Dalı

    YRD. DOÇ. DR. SIDDIKA BERNA ÖRS YALÇIN

  5. DES blok şifreleme algoritmasının FPGA üzerinde düşük enerjili tasarımı

    Energy efficient FPGA implementation of DES algorithm

    TARIK KAPLAN

    Yüksek Lisans

    Türkçe

    Türkçe

    2009

    Elektrik ve Elektronik Mühendisliğiİstanbul Teknik Üniversitesi

    Elektronik ve Haberleşme Mühendisliği Ana Bilim Dalı

    YRD. DOÇ. DR. SIDDIKA BERNA ÖRS YALÇIN