Design of a mixer first receiver front-end
Önce karıştırıcı türü alıcı ön yüzü tasarımı
- Tez No: 886506
- Danışmanlar: DOÇ. DR. MUSTAFA BERKE YELTEN
- Tez Türü: Yüksek Lisans
- Konular: Elektrik ve Elektronik Mühendisliği, Electrical and Electronics Engineering
- Anahtar Kelimeler: Belirtilmemiş.
- Yıl: 2024
- Dil: İngilizce
- Üniversite: İstanbul Teknik Üniversitesi
- Enstitü: Fen Bilimleri Enstitüsü
- Ana Bilim Dalı: Elektronik ve Haberleşme Mühendisliği Ana Bilim Dalı
- Bilim Dalı: Elektronik Mühendisliği Bilim Dalı
- Sayfa Sayısı: 81
Özet
Modern telsiz haberleşme sistemlerinin artan taleplerine cevap verme noktasında çok geniş ölçekli tümleştirme (VLSI) teknolojilerindeki gelişmeler önemli rol oynamaktadır. Bu sayede yüksek performanslı alıcı ve verici yapıları çip üzerinde gerçeklenebilmektedir. VLSI teknolojisiyle beraber kompakt ve yüksek hızlı çiplerin gerçeklenebilmesi yüksek performanslı haberleşme sistemlerinin başarımında kritik öneme sahiptir. Çoklu giriş çoklu çıkış (MIMO) sistemleri veya hüzme şekillendirme tekniği kullanılan sistemlerde birden fazla verici ve alıcı kullanılması veya hüzmenin bir yere odaklanması gibi sebeplerle alıcıya gelen işaretin genliği artmaktadır. Bu durum alıcı devrelerinde yüksek doğrusallık ihtiyacını doğurmaktadır. Ayrıca sistemdeki verici ve alıcı sayılarının artması düşük güç tüketimine sahip alıcı yapılarını popüler hale getirmiştir. Klasik bir alıcı yapısı girişine gelen düşük işareti çok az gürültü ekleyerek güçlendirme imkanı sunan bir düşük gürültülü kuvvetlendirici yapısıyla başlamaktadır. Genellikle onu bir karıştırıcı yapısı takip etmekte ve yüksek frekanstaki işaret temel banda veya bir ara banda düşürülmektedir. Akabinde işaret hem filtreleme hem de kuvvetlendirme amacıyla bir temel bant kuvvetlendiricisine girmekte ve dijitale çevrilmeye hazır hale gelmektedir. Daha sonra bir analog dijital çevirici (ADC) yapısıyla dijitale çevrilen işaret sayısal olarak işlenmeye hazır hale getirilmektedir. Bu tezde yüksek doğrusallıkta çalışabilen ve düşük güç tüketimine sahip bir önce karıştırıcı türü alıcı ön yüzü tasarımı gerçekleştirilmiştir. Klasik alıcı yapılarında işaretin ilk karşılaştığı blok olan dü¸sük gürültülü kuvvetlendirici blokunun bulunmadığı önce karıştırıcı türü alıcı yapıları doğal olarak yüksek doğrusallıkta çalışma potansiyeline sahiptir. Bu avantaj, çoklu giriş çoklu çıkış sistemlerinde ve hüzme şekillendirme tekniği kullanılan yapılarda büyük öneme sahip olabilmektedir. Bu tarz yapılarda alıcıya gelen işaretin genliği artmakta ve yüksek genlikli işaretlere dayanabilen ve bu işaretleri doğrusal olarak işleyen alıcılara ihtiyaç duyulmaktadır. Ayrıca çoklu giriş çoklu çıkış sistemlerinde birden çok alıcı kullanılması güç tüketimini arttırdığından bu noktada yapılacak iyileştirmeler de kritik hale gelmiştir. Düşük gürültülü kuvvetlendiricinin yokluğu doğrusallık avantajının yanı sıra gürültü faktörünün kötüleşmesi dezavantajını da beraberinde getirmektedir. Bu tezin de kapsamını oluşturan TÜBİTAK 1001 projesinin amaçlarından biri de alıcı çipini çok düşük (kriyojenik) sıcaklıklarda ölçerek gürültü faktörünü düşürmeye çalışmaktır. Bu sebeple alıcıda doğrusallık ve güç tüketimi isterleri öncelenmiştir. Bu kapsamda 4 yolu oluşturan karıştırıcılar ve geçiş empedansı kuvvetlendiricilerinin yanı sıra faz ayarlama bloku ve otomatik kazanç çevrimi tasarımı yapılmıştır. Sinyal yolunda giriş uyumlamasının ardından pasif karıştırıcılar ve aktif geri beslemeli temel bant kuvvetlendiricileri tercih edilmiştir. Otomatik kazanç kontrolü çevriminde ise genlik sezici, analog dijital çevirici (ADC) ve kazanç ayarlama bloku mevcuttur. Çipte karıştırıcıları sürecek saat işaretinin oluşturulabilmesi adına dışarıdan 4 GHz ve 6 GHz aralığında yerel salınıcı sinüs işaret uygulanmaktadır. Bu işaret saat ve faz ayarlama bloku vasıtasıyla kare dalgaya çevrilmekte, frekansı ikiye bölünmekte ve %25 görev döngüsüne sahip 4 faza ayrılarak karıştırıcıları sürmeye hazır hale getirilmektedir. Alıcının girişindeki işaretin frekansı 2 GHz 3 GHz aralığındadır. Temel bant frekansı 25 MHz olarak belirlenmiştir. Alıcının öncelikli olarak yüksek giriş genliklerine dayanabilmesi ve doğrusallığı hedeflenmiş ve -2.15 dBm P1 dB değeri ve 11 dBm IIP3 değeri elde edilmiştir. Alıcı kazancı 4 bit yardımıyla kontrol edilebilmektedir. Maksimum ve minimum kazanç modlarında sırasıyla 24 dB ve 5 dB kazanç elde edilmektedir. Ayrıca kazancın alıcı içerisinde otomatik olarak ayarlanmasını sağlayan otomatik kazanç kontrolü çevrimi bulunmaktadır. Maksimum kazanç durumunda alıcının gürültü faktörü temel bant içerisinde en düşük 15.9 dB olarak gözlemlenmiştir. Bu değerin projenin nihai versiyonunda kriyojenik sıcaklıklarla beraber düşürülmesi planlanmaktadır. Tezde tasarımı gerçekleştirilen alıcı yapısının doğrusallığının yanı sıra bir başka hedefi de düşük güç tüketmesidir. Bu kapsamda 4-yoldan oluşan ön yüzün kazanç kontrol çevrimi ve karıştırıcıyı sürecek saat üretimi blokları da dahil olmak üzere toplam tükettiği statik güç, maksimum ve minimum değerlerde sırasıyla 11.1 mW ve 5.4 mW olmaktadır. Bu durum kazanç kontrol yapısı akımı değiştirerek sağlandığı için meydana gelmektedir. Tüm bu tasarımlarda 1.2 V besleme gerilimi ve 65 nm yığın CMOS teknolojisi kullanılmıştır. Bu şekilde otomatik kazanç kontrolü olan yüksek doğrusallıkta ve düşük güç tüketimine sahip bir önce karıştırıcı tipi alıcı ön yüzü tasarımı gerçekleştirilmiştir.
Özet (Çeviri)
Modern wireless communication systems requires high performance transmitter and receivers. Evolving very large scale integration (VLSI) technologies makes compact and high speed chips possible. Multiple input multiple output (MIMO) systems or systems using beamforming use more than one transmitter and receiver or focusing the beam to the receiver. These communications systems require highly linear and low power receivers. In a conventional receiver architecture, signal chain starts with a low noise amplifier (LNA) to amplify small input amplitude with adding little amount of noise. After that a mixer is used for down converting the frequency to base band. Then this low frequency signal is amplified and filtered by a base band amplifier. Finally an analog to digital converter (ADC) is used to digitize the data and it is sent to digital processing blocks. In this thesis, a highly linear and low power receiver front-end is designed. Unlike the conventional receiver architectures, mixer first receivers are natural candidates for highly linear receivers because the architecture does not have an LNA as the first block in the chain. This makes the architecture popular for MIMO systems or systems using beamforming where the input power coming to the receiver is large and hence these systems require high linearity. Also, since large number of TX and RX are used in MIMO systems, reducing the power consumption of the chips became crucial. Removing LNA brings an advantage in terms of linearity but it has worse noise performance. This work is a part of TUBITAK 1001 project which aims to operate this receiver at cryogenic temperatures and compensate the noise performance of the mixer first receiver by decreasing the temperature. The architecture proposed in this thesis includes a 4-path filter consists of double balanced passive mixers followed by active feedback transimpedance amplifiers (TIA). An off chip balun is used to convert single ended input signal to differential. Input matching is realized by series resistors which is a method that enhances switch linearity. Also, 25% duty cycle square waves with 4 phases are generated on the chip for driving mixer's gate. Only local oscillator (LO) signal is supplied externally. TIA has 4bit control to arrange the gain of the amplifier and hence the receiver. Moreover, a feed forward automatic gain control loop is presented to control the gain of the receiver automatically. In this loop, a peak detector is senses the input signal and produce a DC voltage according to input amplitude. It is followed by an analog to digital converter (ADC) that directly digitizes this value. Finally, a gain mapping logic is presented to process this data and controls the transimpedance amplifier's gain. In this thesis, a high linearity and low power mixer first receiver front-end is designed. Rf input frequency is determined as 2- 3 GHz and base band frequency is 25 MHz. Quite high linearity results such as-2.15 dBm P1 dB value and 11 dBm IIP3 are obtained. Also, 4 bit gain control is possible using variable gain TIA. Maximum and minimum gain of the receiver is 24 dB and 5 dB respectively. Minimum noise figure along the band at maximum gain mode is 15.9 dB. Total static power dissipation including 4-path filter, LO generation and automatic gain control loop is 11.1 mW and 5.4 mW for maximum and minimum gain modes respectively. 1.2 V supply voltage and 65 nm bulk CMOS technology is used for this design. In this way, a high linearity and low power mixer first receiver front-end including an automatic gain control loop is designed.
Benzer Tezler
- The design aspects of an optically powered CMOS receiver front-end for electrically isolated applications
Elektriksel yalıtılmış uygulamalar için optik olarak güçlendirilen bir CMOS alıcı ön-ucunun tasarım yönleri
OZAN AKTAN
Doktora
İngilizce
2011
Elektrik ve Elektronik MühendisliğiBoğaziçi ÜniversitesiElektrik-Elektronik Mühendisliği Ana Bilim Dalı
PROF. DR. GÜNHAN DÜNDAR
- Optimization and design of a CMOS 1800 MHz receiver front end
CMOS 1800 MHz alıcı önbloklarının optimizasyonu ve tasarımı
KEMAL OZANOĞLU
Yüksek Lisans
İngilizce
2000
Elektrik ve Elektronik Mühendisliğiİstanbul Teknik ÜniversitesiPROF. DR. DURAN LEBLEBİCİ
- Millimeter-wave circuits and pulse compression radar baseband/analog signal processingblocks in silicon processes
Başlık çevirisi yok
MEHMET PARLAK
Doktora
İngilizce
2012
Elektrik ve Elektronik MühendisliğiUniversity of California San DiegoPROF. JAMES F. BUCKWALTER
- The design and development of novel ultra-wide band (UWB) antenna and filter units for RF front-end applications
RF ön uç uygulamaları için özgün, çok geniş bandlı anten ve filtre tasarımı ve geliştirilmesi
MUSTAFA İLARSLAN
Doktora
İngilizce
2014
Elektrik ve Elektronik MühendisliğiYıldız Teknik ÜniversitesiElektronik ve Haberleşme Mühendisliği Ana Bilim Dalı
YRD. DOÇ. DR. HAMİD TORPİ
YRD. DOÇ. DR. SALİH DEMİREL
- 2-port vector network analyzer implementation using AD9361 and ZYNQ FPGA
AD9361 ve ZYNQ FPGA ile 2-port vektör ağı analizörü gerçeklemesi
MERT KÜLTE
Yüksek Lisans
İngilizce
2021
Elektrik ve Elektronik Mühendisliğiİstanbul Teknik ÜniversitesiElektronik ve Haberleşme Mühendisliği Ana Bilim Dalı
PROF. DR. MÜŞTAK ERHAN YALÇIN