Geri Dön

RISC processor design on FPGA and BMS application

FPGA üzerinde gerçekleştirilen RISC işlemci ve BYS uygulaması

  1. Tez No: 913329
  2. Yazar: POLATCAN POLAT
  3. Danışmanlar: PROF. DR. MUSTAFA GÖK
  4. Tez Türü: Yüksek Lisans
  5. Konular: Elektrik ve Elektronik Mühendisliği, Electrical and Electronics Engineering
  6. Anahtar Kelimeler: Belirtilmemiş.
  7. Yıl: 2025
  8. Dil: İngilizce
  9. Üniversite: Çukurova Üniversitesi
  10. Enstitü: Fen Bilimleri Enstitüsü
  11. Ana Bilim Dalı: Elektrik ve Elektronik Mühendisliği Ana Bilim Dalı
  12. Bilim Dalı: Belirtilmemiş.
  13. Sayfa Sayısı: 104

Özet

Batarya yönetim sistemlerinde yüksek hızlarda ve düşük güç tüketerek yapılan işlemler hem insan hem de çevre sağlığı için önemlidir. Bu gereksinimi karşılamak için sistem hızlı bir işlemciye ihtiyaç duyar. RISC-V ISA'sı içerisinde yer alan RV32I komut seti hızlı ve etkin yapısı ile ön plana çıkmaktadır. Özellikle taşınabilir elektronik aletler, elektrikli arabalar ve yenilenebilir enerji gibi alanların gelişmesiyle ortaya çıkan elektrik enerjisini depolama sorunu günümüzde önem kazanmıştır. Li-ion bataryalar enerji yoğunluğu, verimi ve kullanım süresi gibi pozitif özellikleri ile elektrik enerjisini depolamak için en çok tercih edilir seçeneklerden biri haline gelmiştir. Bu bataryaların güvenilir ve verimli olabilmesi için parametrelerinin izlenmesi, radikal durumlarda müdahale edilmesi gerekir. Batarya yönetim sistemleri Li-ion bataryaları izler ve yönetir. Li-ion bataryalarda ölçülmesi ve hesaplanması gereken pek çok parametre vardır. Bunlardan bazıları voltaj, akım ve sıcaklık olup hesaplanması gereken diğer bazı parametreler ise şarj durumu, sağlık durumu gibidir. Bazı hesaplamalar zaman içerisindeki sensör verilerinin değişimleri neticesinde yapılması gerekir. Bu parametreler çok temel ve gereklidir. Bazı parametreler neticesinde bataryanın ne zaman boşalacağı, ne kadar şarjı kaldığı, gibi pek çok hesaplama yapılabilir. Bu çalışma çalışan bir RISC işlemcinin tasarlanmasını, gerçeklenmesini ve gerçeklenen tasarımın test edilmesini hedefler. Bu tezde Verilog HDL ile RV32I komut setli 7 boru-hattı aşamalı çekirdek tasarlanmıştır ve Vivado Design Suit programı ile Basys-3 FPGA kartında 100 MHz saat çevriminde gerçeklenmiştir. Çekirdek ISA tarifine göre komutları çalıştırabilmektedir. Çekirdek tek başına Basys-3 üzerinde 150 MHz ve Kintex-7 üzerinde 273 MHz saat çevrim hızlarına çıkabilmektedir. Sistem Basys-3 üzerinde 130 MHz ve Kintex-7 üzerinde 212 MHz saat çevrim hızlarına çıkabilmektedir. Sistem içeriği UART, XADC, Bellek ve veri yolu conttrol mantığıdır. Bu çalışma literatüre 7 boru-hattı aşamalı bir RV32I çekirdeği katkısında bulunur ve bu çekirdek gelecekte genel işlev üzerine veya özgül işlev üzerine daha da geliştirilebilir.

Özet (Çeviri)

Fast calculations within Battery Management Systems (BMS) with low power use is important for the safety of humans and the environment. To accomplish this goal, BMS requires a fast processor which does the calculations. RV32I base integer instruction set, which is part of RISC-V instruction set architecture (ISA), is one of the candidates with its robust RISC architecture. The issue of storing electric energy for future use became crucial with the increasing demand for portable electronic devices, electric vehicles and temporary power storage. Li-ion batteries are one of the most reliable choices in today's technology due to their energy density, efficiency, and cycle life. However, they should be monitored and managed for safety and reliability reasons. BMS monitors and manages the batteries. There are many parameters to measure from Li-ion battery and to calculate from the measurement. For example, the voltage of the battery, charge-discharge current, temperature, state of charge (SOC), state of health (SOH), etc. Some of the calculations even include the time domain, and these parameters are so essential to be known they indicate the remaining time to charge fully or the remaining time to discharge fully, the charges left in the battery, the condition of the battery, and many more. This study aims to design, implement and test the designed RISC processor. In this thesis, a 7-stage pipelined RV32I core has been described in Verilog HDL and implemented on a Basys-3 FPGA board with 100MHz clock frequency using the Vivado Design Suit. When the core is separated, it can reach 150 MHz frequency on the Basys-3 board and 270 MHz frequency on the Kintex-7 board. The core executes instructions as described in ISA. To communicate with other devices, such as a personal computer, a UART module is also described in Verilog HDL and PuTTy software is used as a serial communication terminal application for the personal computer. For analog data, LogiCORE XADC IP is used, and a compatible module is also described in Verilog HDL to read external voltage levels from the sensors. This study contributes a 7-staged pipelined RV32I core to literature, and it can be improved in the future to more generalized or more specific versions.

Benzer Tezler

  1. FPGA tabanlı sentezlenebilir işlemci tasarımı

    FPGA based soft-core processor design

    SELÇUK BAŞAK

    Yüksek Lisans

    Türkçe

    Türkçe

    2011

    Bilgisayar Mühendisliği Bilimleri-Bilgisayar ve KontrolYıldız Teknik Üniversitesi

    Bilgisayar Mühendisliği Ana Bilim Dalı

    YRD. DOÇ. DR. SONGÜL ALBAYRAK

  2. FPGA tabanlı sanal işlemci tasarımı ve performans analizi

    FPGA based soft-core processor design and performance analysis

    MUHAMMET ERTUĞRUL ÇAKIR

    Yüksek Lisans

    Türkçe

    Türkçe

    2018

    Elektrik ve Elektronik MühendisliğiAnkara Üniversitesi

    Elektrik-Elektronik Mühendisliği Ana Bilim Dalı

    PROF. DR. HAKKI GÖKHAN İLK

  3. Açık kaynak kodlu OpenRISC tabanlı kırmık üstü sistemlerin gerçeklenmesi ve uygulamaları

    Implementation and applications of open source OpenRISC based SOC's

    LATİF AKÇAY

    Yüksek Lisans

    Türkçe

    Türkçe

    2015

    Elektrik ve Elektronik Mühendisliğiİstanbul Teknik Üniversitesi

    Elektronik ve Haberleşme Mühendisliği Ana Bilim Dalı

    DOÇ. DR. SIDDIKA BERNA ÖRS YALÇIN

  4. Pipelined design approach to microprocessor architectures a partial implementation: MIPS TM pipelined architecture on FPGA

    Mikro işlemcilerde pipelined dizayn yaklaşımı MIPS TM pipelined işlemci mimarisinin FPGA üzerinde kısmi bir uygulaması

    MUZAFFER CAN ALTINİĞNELİ

    Yüksek Lisans

    İngilizce

    İngilizce

    2005

    Elektrik ve Elektronik MühendisliğiOrta Doğu Teknik Üniversitesi

    Elektrik ve Elektronik Mühendisliği Bölümü

    PROF.DR. HASAN GÜRAN

  5. System-on-chip memory design for a domain-specific RISC-V processor

    Alana özgü RISC-V işlemcisi için Çip-Üstü-Sistem'de bellek tasarımı

    UTKU GÜLGEÇ

    Yüksek Lisans

    İngilizce

    İngilizce

    2023

    Bilgisayar Mühendisliği Bilimleri-Bilgisayar ve Kontrolİhsan Doğramacı Bilkent Üniversitesi

    Bilgisayar Mühendisliği Ana Bilim Dalı

    PROF. DR. ÖZCAN ÖZTÜRK