USB cihaz arayüzüne ait protokol katmanı tasarımı
Protocol layer design of USB device interface
- Tez No: 106377
- Danışmanlar: DOÇ. DR. TÜLAY YILDIRIM
- Tez Türü: Yüksek Lisans
- Konular: Elektrik ve Elektronik Mühendisliği, Electrical and Electronics Engineering
- Anahtar Kelimeler: USB, Protokol katmanı, USB sistem mimarisi, USB cihaz arayüzü x, Arayüzler, Bilgisayar protokolleri, Evrensel seri veriyolu, İletişim sistemleri, USB, Protocol layer, USB system architecture, USB device interface XI, Interfaces, Computer protocols, Universal serial bus, Communication systems
- Yıl: 2001
- Dil: Türkçe
- Üniversite: Yıldız Teknik Üniversitesi
- Enstitü: Fen Bilimleri Enstitüsü
- Ana Bilim Dalı: Elektronik ve Haberleşme Mühendisliği Ana Bilim Dalı
- Bilim Dalı: Belirtilmemiş.
- Sayfa Sayısı: Belirtilmemiş.
Özet
ÖZET Günümüzde USB sistem mimarisini destekleyen çevresel cihazların kullanımı gittikçe yaygınlaşmıştır. Klasik uygulamaların getirdiği yetersiz sistem kaynakları, düşük performans ve konfıgürasyon aşamasındaki zorluklar ve sorunlar, USB protokolünü destekleyen çevresel cihazların geliştirilmesi ile en aza indirilmiştir. Yüksek performans, düşük güç tüketimi, bir bağlantı arabirimine aynı anda birçok cihazın bağlantısının sağlanması ve otomatik konfıgürasyon gibi beraberinde getirdiği avantajlar ile USB, yakın gelecekte tek çözüm olma yolunda ilerlemektedir. Bu tezde, öncelikle USB sistem mimarisi içinde görev alan yazılım ve donanım elemanları tanıtılmış ve bu elemanların birbirleriyle olan fiziksel ve mantıksal ilişkileri açıklanmıştır. Tasarımı hedeflenen USB cihaz arayüz biriminin ana bloklarından biri olan ve kod düzeyinde tasarımı gerçekleştirilen protokol katmanının blok diyagramı verilmiş olup, her bir bloğun görevi ayrıntılarıyla açıklanmıştır. Bu çalışmada, ITU ETA ASIC tasarım merkezinde yürütülmekte olan 'USB cihaz arayüzü' projesindeki, Verilog HDL tanımlama dili kullanılarak tasarlanan protokol katmanı açıklanmıştır. Tasarımda düşük hızlı (Low-speed) ve orta hızlı (Full-speed) çalışmalara ilişkin tanımları kapsayan USB 1.1 spesifıkasyonu temel alınmıştır. Tasarlanan modüller Synopsys- Design-Analyzer sentezleyici programı kullanılarak sentezlenmiştir. Kod düzeyinde tasarlanan blokların davranışlarının, test edilebilmesi için uygun test modülleri hazırlanmıştır. Cadence DFII (Design Framework II) temel lojik simülatörü Verilog XL kullanılarak tasarımın doğruluğu hazırlanan test modülleri ile sınanmıştır. Protokol katmanının veri alma ve veri gönderme işlemleri sırasındaki veri akışını gösteren simülasyon sonuçlan ekte sunulmuştur. Bir sonraki aşamada, tasarım FPGA ortamına aktarılmış ve test kartı üzerinde Logic Tester (LV500) ve bir PC yardımıyla sistem gerçek ortamda test edilmektedir.
Özet (Çeviri)
ABSTRACT Today the peripheral devices supporting USB system architecture are frequently in use. By the development of peripheral devices supporting USB protocols, it becomes possible to overcome the difficulties which originate from the unsatisfactory system resources, low performance and shortcomings in configuration process appearing due to classical applications. With many advantages like high performance, minimum power consumption, opportunity to ensure simultaneous connections for the multiple devices and automatic configuration, USB seems to be a unique solution in the near future. In this work, first of all, the software and hardware components taking part in the USB system architecture are introduced and the physical and logical relationships of these components with each other are explained. The design of the protocol layer, which is one of the main blocks in USB device interface, is realized in HDL code- level and the block diagram of it is given with the description of each block in detail. In this thesis; information about the concerning blocks which are designed by using Verilog HDL will be submitted. This project of USB interface is being realize at ITU ETA ASIC design center. This design is based on the USB 1.1 specification which describes the low speed and full speed operations. The code-level designed modules have been synthesized with the help of the synthesizer program - Sysnopsys Design Analyzer. Appropriate test modules are designed to test the behavior of the designed modules. The accuracy of the design is tested by using the basic logic simulator Verilog XL of Cadence DF II (Design Framework II). In the last section of this thesis, simulation results belong to data transfer between protocol layer and physical layer, and between the protocol layer and USB device, during both receive and transmit operations, will be presented. The next step is, transferring the design to an FPGA board and testing the overall system in a real enviroment with the help of a Logic Tester and a PC.
Benzer Tezler
- Tekstil boyamacılığında atık flottede boyama imkanları üzerine araştırma
Başlık çevirisi yok
MEHMET YAKARTEPE
Yüksek Lisans
Türkçe
1985
Tekstil ve Tekstil MühendisliğiEge ÜniversitesiTekstil Mühendisliği Ana Bilim Dalı
YRD. DOÇ. DR. KERİM DURAN
- İzmir bölgesi mandarinlerinin mikro-element durumu üzerinde araştırmalar
Başlık çevirisi yok
NİLGÜN SAATÇI
- Nikel (II) ve demir (III) nitrit komplekslerinin sulu ortamdaki ardışık oluşumunun potansiyometrik ve spektrofotometrik yöntemle incelenmesi
Potentiometric and spectrophotometric studies on the stepwise formation of cmoplexes of nicel (II) and iron (III) nitrites in aqueous solution
F. BEDİA ERİM