CMOS analog çarpma devrelerinde harmonik distorsiyonun azaltılmasına yönelik yeni topolojiler
New topologies for reducing harmonic distortion in CMOS analog multiplier circuits
- Tez No: 127208
- Danışmanlar: PROF. DR. HAKAN KUNTMAN
- Tez Türü: Doktora
- Konular: Elektrik ve Elektronik Mühendisliği, Electrical and Electronics Engineering
- Anahtar Kelimeler: CMOS, Harmonik distorsiyon, Topoloji, Çarpma devreleri, CMOS, Harmonic distortion, Topology, Multiplier circuits
- Yıl: 2002
- Dil: Türkçe
- Üniversite: İstanbul Teknik Üniversitesi
- Enstitü: Fen Bilimleri Enstitüsü
- Ana Bilim Dalı: Elektronik Ana Bilim Dalı
- Bilim Dalı: Belirtilmemiş.
- Sayfa Sayısı: Belirtilmemiş.
Özet
CMOS ANALOG ÇARPMA DEVRELERİNDE HARMONİK DİSTORSİYONUNUN AZALTILMASINA YÖNELİK YENİ TOPOLOJİLER ÖZET Bir çok devre ve sistem uygulamaları iki analog işaretin lineer çarpımı olan bir işarete ihtiyaç duyar. Analog çarpma devreleri bu amaca hizmet eden bir devre bloğudur. Bu nedenle analog çarpma devreleri işaret işleme sistemlerinin anahtar elemanlarından biridir. Dört bölgeli analog çarpma devrelerinin gerçekleştirilmesi için bir çok yöntem vardır. Bunların biride doyma bölgesinde çalışan MOS tranzistorun karesel davranışına dayak yöntemdir. Bu tür devrelerin doğrusallığını etkileyen birçok ikinci dereceden etkiler vardır. Hareket yeteneği azalması, tranzistorun karesel davranışına bağlı çalışan çarpma devrelerinin doğrusallığını bozan en önemli etkilerden biridir. Literatürde tranzistorun karesel davranışına dayanarak çalışan birçok çarpma devresi olmasına rağmen hareket yeteneği azalması etkisinden kaynaklanan doğrusal olmama hatasını azaltmak için hiç bir özel önlem alınmamıştır. Bu tezin amacı bu etkileri incelemek ve hareket yeteneği azalması etkisinin azalması etkisinin azlatılması için yeni topolojik iyileştirmeler önermektir. Son ürün olarak çok doğrusal analog çarpma devreleri oluşturmaktır. Tezin ikinci bölümünde analog çarpma devreleri hakkında genel bilgi verilmiş, MOS tranzistorun kareselliğni etkileyen ikincil etkilere değinilmiş ve MOS tranzistorun kareseliğini temel alarak çalışan çarpma devrelerinin doğrusallığını bozan başlıca etkilerden birinin hareket yeteneği azalması etkisi olduğu vurgulanmıştır. Üçüncü bölümde ileride MOS tranzistorun kareseliğine temel alarak çalışan literatürdeki bir çarpma devresine uygulanmak üzere hareket yeteneği azaltması etkisinin tranzistorun kareselliğini bozan etkisini azaltan üç yöntem önerilmiştir. IXDördüncü bölümde üçüncü bölümde sunulan yöntemler yardımıyla, biri akım modunda olmak üzere üç yeni çarpma devresi önerilmiştir. Devrelerin transfer fonksiyonları seriye açılarak yöntemlerin çarpma devresi doğrusallığını ne ölçüde düzelttiği araştırılmıştır. Bu yeni topolojilerin diğerlerine göre farklı bir özelliği de distorsiyonun dışarıdan uygulanan bir kontrol gerilimi ile ayarlanabilme imkanını vermesidir. Beşinci bölümde karşılaştırma amacıyla çarpma devrelerinin lineerleştirmenin yapılmadığı(lineerleştirme yönteminin uygulanmadığı) ve lineerleştirmenin yapıldığı (lineerleştirme yönteminin uygulandığı) durumlar için benzetimler yapılmıştır. Benzetimlerde SPICE LEVEL-3 model parametreleri kullanılmıştır. Sonuçlar önerilen yöntemlerin doğrusallığı arttırdığını sonuç olarakta distorsiyonu azaltmakta etkili olduğunu göstermiştir. Ayrıca önerilen yöntemler devrenin minimum distorsiyonu için dışarıdan ayarlanabilmesine imkan vermektedir. Sonuç olarak önerilen devreler analog tümdevre tasarımında yeni olanaklar sağlayacaktır.
Özet (Çeviri)
NEW TOPOLOGIES FOR REDUCING HARMONIC DISTORTION IN CMOS ANALOG MULTIPLIER CIRCUITS SUMMARY Many circuit or system applications require a signal, which is a linear product of two analog signals. Analog multiplier is a circuit block that serves for such an aim. Therefore, analog multipliers are one of the key elements of signal processing systems. There exist several techniques for implementing four quadrant multipliers. One of these is the technique based on the square-law behaviour of the MOS transistor operating in the saturation region. There are several second-order effects influencing the linearity of this kind of multiplier. Mobility degradation is the most important factor, which worsens the linearity of such multipliers whose operation is based on the square-law characteristic of the MOS transistor. Although several analog multiplier circuits based on square-law characteristic of MOS transistor have been reported in literature, no specific precaution has been taken to reduce the nonlinearity due to the mobility degradation. The aim of this thesis is to investigate these effects and propose new topological modifications to reduce the mobility degradation effect in analog multipliers. As the final product, very linear analog multiplier circuits are aimed. In the second chapter of the thesis, the general insight has been given about analog multipliers, second-order effects of MOS transistor have been discussed and it has been emphasized that the mobility degradation effect is one of the most important effects degrading the linearity of MOS multipliers based on square-law characteristic of the MOS transistor. In the third chapter, three new methods have been proposed for reducing the mobility degradation effect on square-law characteristic of the MOS transistor, to be applied XIlater to a previously reported multiplier based on the square-law characteristic of the MOS transistor. In the fourth chapter, by applying the methods presented in the third chapter, three new multiplier circuits have peen proposed, one of them being a current-mode multiplier. Serial expansions of the transfer functions of the circuits have been obtained for investigating to what extent these methods are improving the linearity of multiplier circuits. One of the different properties of these new topologies, compared to the others is that, it avails the adjustment the distortion via an externally applied control voltage. In the fifth chapter, for comparison purposes, simulations are performed for the forms of multipliers wherein linearization is applied and for the forms wherein linearization is not applied. SPICE LEVEL-3 model parameters have been used in the simulations. The results indicate that the proposed methods are effective for increasing the linearity and thus reducing the distortion. The proposed methods also allow external tuning of the circuit for minimum distortion. Consequently, the proposed circuits will provide new possibilities in analog IC design. xn
Benzer Tezler
- A Microprocessor based over current relay
Başlık çevirisi yok
M.OKTAY ELDEM
Yüksek Lisans
İngilizce
1988
Elektrik ve Elektronik MühendisliğiOrta Doğu Teknik ÜniversitesiDOÇ. DR. F. RÜYAL ERGÜL
- Tümleşik devre test ve kontrol cihazı
Başlık çevirisi yok
CEMİL KELEŞ
Yüksek Lisans
Türkçe
1989
Elektrik ve Elektronik MühendisliğiDokuz Eylül ÜniversitesiElektrik-Elektronik Ana Bilim Dalı
PROF. DR. COŞKUN İŞÇİ
- Silisyum-silisyum dioksit sistemlerinin fiziksel özellikleri
The Physical properties of silicon-silicon dioxide systems
ŞENOL ERTEN
Yüksek Lisans
Türkçe
1990
Fizik ve Fizik MühendisliğiAnkara ÜniversitesiFizik Ana Bilim Dalı
DOÇ. DR. H. MÜMTAZ KIZILYALLI
- III. Selim zamanında Kayseri'de şehir hayatı (1789-1808)
Life in the city of Kayseri under the reight of Selim III (1789-1808)
HAMİYET SEZER
- Dijital mültimetrelerde doğruluğu artıran bir yöntem
A Method to improve accuracy in digital multimeters
SERHAT İKİZOĞLU