Development of MOSFET models suitable for simulation of analog CMOS circuits after hot-carrier stress
Sıcak-taşıyıcı yorulma etkileri sonrasında analog CMOS devrelerin simulasyonu için uygun MOSFET modellerin geliştirilmesi
- Tez No: 143082
- Danışmanlar: PROF. DR. HAKAN KUNTMAN
- Tez Türü: Doktora
- Konular: Elektrik ve Elektronik Mühendisliği, Electrical and Electronics Engineering
- Anahtar Kelimeler: Belirtilmemiş.
- Yıl: 2003
- Dil: İngilizce
- Üniversite: İstanbul Teknik Üniversitesi
- Enstitü: Fen Bilimleri Enstitüsü
- Ana Bilim Dalı: Elektrik ve Elektronik Mühendisliği Ana Bilim Dalı
- Bilim Dalı: Belirtilmemiş.
- Sayfa Sayısı: 168
Özet
CMOS teknolojisi proseslerindeki eleman boyutlarının devamlı küçültülmesi VLSI yapıların performansım ve yerleştirilebilecek eleman sayışım artırmasına karşılık, devrenin kalitesini olumsuz yönde etkilemektedir. Tümdevreler, gerçekleştirdikleri işlemlere göre sınıflandırılmaktadır. Aynı yapıya sahip olan ve aynı işi yapan tümdevreler yaptıkları işi tam olarak aynı doğrulukta yapamamaktadırlar. Kalite kavramı, aynı yapıya sahip tümdevrelerin yapmaları gereken işi hangi doğrulukla yaptıklarını ifade etmektedir. Gerilim kazancımn büyüklüğü, frekans bant genişliğin büyüklüğü, çıkış empedansın küçüklüğü, vb. elektriksel parametreler bir işlemsel kuvvetlendiricinin yüksek kalitede olduğu anlamına gelir. Sayılan bu unsurlar elektriksel parametreler olarak anılmaktadır. Elektriksel parametreler, tümdevre kalitesini etkileyen iki etkenden birisidir. Kaliteyi etkileyen diğer bir etken ise elemanın veya tümdevrenin ilk çalışma anında göstermiş olduğu performansım ne kadar süreyle değişmeden gösterebilmesidir. Güvenirlik olarak ifade etmekte olduğumuz kavram bu sürenin boyutunu incelemektedir. Bir elemanın veya tümdevrenin elektriksel karakteristikleri doğrudan ölçülebilmekte ve bulunan değerler açıklanabilmektedir. Bununla beraber güvenirliğin belirlemesinde ve açıklamasında durum farklıdır. Güvenirlik, elemanın veya tümdevrenin kullanıldığı yere ve amaca bağlı olarak değişmektedir. Başka bir değişle, bir elemana veya tümdevreye ait kesin güvenirlik değerlerinin bulunması mümkün değildir. Ayrıca, belli bir amaca yönelik kullanılan bir eleman veya tümdevreye ait kesin güvenirlik değerlerinin bulunması da mümkün değildir. Bunun ana nedeni pratiksel nedenlerden (doğrudan ölçüm yapılamamasından) kaynaklanmaktadır. Teorik olarak bir elemanın veya tümdevrenin ne kadar süreyle bozulmadan çalıştığı bulunabilir. Bunun için belli sayıdaki eleman veya tümdevrenin normal çalışma ortamında çalıştırılarak bozuluncaya kadarki süreleri bulunabilir. Böyle bir test yöntemi, doğal olarak gerçekçi değildir çünkü böyle bir test onlarca yıl sürebilecek ve bu süre sonunda elde edilen test sonuçları kullanılamayacaktır. Bu nedenle hızlandırılmış testler uygulanması zorunludur. Genellikle, 1-2 aylık testlerle elemana veya tümdevreye ait güvenirlik özelliklerin bulunulmasına çalışılmaktadır. Bir tümdevrede oluşan hatalar/bozulmalar en az üç grupta toplanabilir: hata/bozulma şekli, hata/bozulma mekanizması ve hata/bozulma nedeni. Hatalardan/bozulmalardan birincisi acık devre, kısa devre veya parametrelerin yorulması sonucu oluşmakta, ikincisi fiziksel, kimyasal veya başka proses hatalardan dolayı oluşmakta ve sonuncusu tasarım, üretim, deneme veya çalıştırma hatalarından dolayı oluşmaktadır. Bu çalışmanın amacı sıcak taşıyıcılar nedeniyle tümdevre elemanı olan p-MOSFET ve n-MOSFET'lerde oluşan parametre yorulmaların analog uygulamalarına uygun xxıımodellenmesidir. Tümdevre elemanların çalışmaları süresince sıcak taşıyıcıların neden olduğu elektronların ve/veya deliklerin tuzaklara yakalanma ve/veya tuzaklar oluşturma ve/veya yüzey tuzaklar oluşturması sonucunda oksit yükünü ve tuzak yoğunluğunu değiştirmektedir. Bu güne kadar sıcak taşıyıcıların oluşumu ve modellenmesi üzerinde çok sayıda çalışma bulunmaktadır. Fakat, bu araştırmaların tamamına yakını dijital uygulamaları için yapılmıştır. Analog uygulamalar dijital uygulamalarına göre bir çok noktada farklılıklar göstermektedir. Analog uygulamalardaki güvenirlik tespitlerinin analog devre değişkenleri olan kanal uzunluğu, çalışma noktası ve devre topolojisi dikkate alınarak yapılması gerekmektedir. Dijital uygulamalarında çalışma hızının artırabilmesi, kırmık alanına daha çok eleman yerleştirilebilmesi ve düşük güçlü olabilmesi için L^L,T seçilmektedir. Fakat but hemen hemen tüm analog uygulamalar için uygun olmamaktadır. Bunun nedeni eşlendirme ve gürültü davranışının düzeltilebilmesi için kanal uzunluğu çoğunlukla Lmjn'de birkaç kat daha büyük seçilmektedir. Bu kadar büyük bir kanal uzunluğun seçilmesi ayrıca küçük işaret parametrelerini özelliklede savak empedansını düzeltilmesine de yaramaktadır. Ayrıca, kanal uzunluğunun büyük seçilmesinden dolayı sıcak taşıyıcıların analog devre performansları üzerindeki etkisi azalmaktadır. Bundan dolayı analog uygulamalarda yorulma gözardı edilmiştir. Sonuç olarak sıcak taşıyıcıların etki ettikleri parametreler dijital ve analog uygulamaları için tamamen farklıdır. Örneğin, besleme kaynağının genliğinin düşürülmesi analog uygulamalar için önem arz etmezken, dijital uygulamalar için çok önemlidir. Bunun nedeni, yüksek işlem hızına ulaşabilmek için dijital devrelerin mikron altı elemanlarla gerçekleştirilmesidir. Analog uygulamalar daha çok elemanın çalışma parametrelerinin değişimine karşı hassastırlar. Eleman parametrelerinin değişmesi ise analog uygulamaların topolojisine bağlıdır. Çalışmada önerilen modeller, parametre uydurma modeli ve AId modeli olarak ifade edilen modelin üstünlüklerinin bir araya toplanmasıyla gerçekleştirilmiştir. Önerilen modeller, yorulmaya neden olan fiziksel mekanizmayı ampirik bir ifade olarak MOSFET model denklemlerinin doğru yerine eklemekle oluşmaktadır. Ampirik ifadeyi MOSFET model denklemlerinin doğru yerine eklemekle AId modeli kadar kullanımı basitleştirilmiş olmaktadır. Ayrıca, ampirik ifade doğrudan yorulmuş ve yorulmamış elemanlardan elde edilmiş olduğundan parametre uydurma modeli kadar yüksek doğruluktadır. Elde etmiş olduğumuz ampirik ifadenin genel yapısı üretim teknolojisinden bağımsızdır. Böylece, daha fazla veya ilave eleman mühendisliği bilgisine ihtiyaç gerektirmemektedir. Önerdiğimiz modellerin bir diğer önemli özelliği, elemanın ömrünü gerçek çalışma ortamına uygun tahmin edebilmesidir. Bu önemli bir özelliktir, çünkü daha önce geliştirilen yorulma modelleri bu tür bir özelliğe sahip değillerdir. Farklı çalışmalarda elektronik elemanlara ait ömür hesaplayan ekstrapolasyon kuralları geliştirilse de, geliştirilen bu kurallar dijital uygulamalara dayalı oldukları için analog uygulamalarda çok büyük ömür hesaplama hatalarına neden olabilmektedir. Bunun nedeni, analog devrelerdeki yorulma şartının dijital devrelere göre tamamen farklı olmasındandır. Önerdiğimiz modeller sıcak taşıyıcı yorulma modelini ve ömür tahmin etme modelini, analog uygulamalara uygun olarak, tek bir model olarak geliştirilmiştir. Geliştirilen modellerin simülasyon sonuçlan, ölçüm sonuçlan ile doğrulanmaktadır. XX111
Özet (Çeviri)
The down-scaling of device dimensions in CMOS technology will improve performance and packing density for VLSI (Very Large Scale Integration) circuits, but it will negatively effect the quality of the circuits. Integrated circuits (ICs) are basically classified according to the electrical function they perform. Integrated circuits performing nominally the same function, however, do not necessarily perform it equally well. The concept of quality is used to express how well the required function is performed. An operational amplifier is of higher quality if it has a higher gain, wider frequency bandwidth, etc. These characteristics can be regarded as conformance figures. The conformance is, however, only one side of the quality. On the other side is the issue of how long the device or circuit will exhibit the initial performance figures. The concept of reliability is used to express this time dimension of the quality. Measurement and presentation of the conformance figures are straightforward; any conformance parameter can be measured directly and its value expressed. The situation is, however, different from determination and presentation of the reliability. The reliability depends, in principle, on application conditions, which means it is not possible to establish an exact and unique reliability figure for a given device or IC. In addition, the reliability determination itself, regardless of the application conditions used, cannot be made by direct measurements. This is mainly because of practical constraints. Theoretically, it is possible to determine the mean time to failure directly if a corresponding number of device or ICs are exposed to working conditions and times to failure of each of them are recorded. This is, however, practically meaningless; such a test would last for tens of years, and by the time the data are collected nobody would be interested in them. That is why accelerated tests have to be applied to obtain the results in a reasonable time of 1 or 2 months. The failures in ICs can be classified in at least three different ways: according to failure modes, according to failure mechanisms, and according to failure causes. The failure mode is the observed result of a failure, such as an open circuit, short circuit, or parameter degradation. The failure mechanism is the physical, chemical, or other process that results in a failure. Finally, the failure cause is a circumstance during design, production, testing, or operation that initiates or contributes to a failure mechanism. The focus of this study is the modeling of parameter degradation reliability of p- MOS and n-MOS transistors due to the hot-carriers under analog operation. Hot- carrier failure cause can initiate the electron/hole trapping/generation and/or interface trap creation mechanism leading to changes of oxide charge and trap densities during xxdevice operation. A lot of efforts have been devoted to study the mechanisms due to the hot-carrier and modeling the device degradation due to these effects. However, these modelings are often performed on digital applications. Analog applications differ from digital ones by a number of points. Analog circuit reliability prediction has to take analog circuit design variables such as channel length, biasing conditions, and circuit topography into consideration. In order to achieve highest possible speed, smallest area and smallest power consumption usually L=Lmjn are chosen for digital applications. However, for nearly all-analog applications this choice is inadequate. In order to improve matching and noise behavior, channel lengths usually need to be chosen several times Lmin. For those greater lengths also the small-signal parameters especially the drain conductance, are largely improved. However, because analog circuits usually use long-channel devices, the influence of hot-carrier effects on analog circuit performance has been believed to be minimal and, as a result, has been mostly overlooked. Therefore, the most important device parameters in these two application fields do not coincide. For example, power supply scaling for analog circuits will not likely be as aggressive as for digital circuits, because submicron devices are necessary for high speed applications. However, the operation of analog circuits is sensitive to device parameter variations. Furthermore, device parameter variations depend on the specific application of a given analog circuit. The proposed models combines the advantages of the parameter fitting method and the so-called AId model. The essence of the model is the translation of the physical mechanisms leading to degradation into the MOSFET model equations correct place via an empirical description. Because of the correct place of the empirical description in the MOSFET model equations the parameter extraction will be as simple as that of the so-called AId model. The empirical description was found from different degradations and fresh devices, so the accuracy is as high as that of the parameter fitting method. Furthermore, the general structure of the empirical description is independent of the process technology. Therefore, it does not impose a much higher requirement on device engineer. Another important feature of the proposed models is the prediction of the device lifetime at real life. This is an important feature because most of the developed degradation models are not able to predict the device lifetime. Therefore, several extrapolation laws to calculate the lifetime have been developed. But, most of the developed lifetime prediction models are developed for digital applications. However, when the same lifetime prediction models are applied to analog applications, gross lifetime prediction error results. This is because the stress conditions are totally different in analog applications compared to digital applications. The proposed model includes a hot-carrier degradation model and a lifetime prediction model as a single model suitable for analog applications. The accuracy of the presented models has been verified with experimental data. xxi
Benzer Tezler
- Statistical design and yield enhancement of low voltage cmos VLSI circuits
Düşük gerilimli analog VLSI devrelerin istatistiksel tasarımı
TUNA B. TARIM
Doktora
İngilizce
1999
Elektrik ve Elektronik Mühendisliğiİstanbul Teknik ÜniversitesiPROF.DR. H. HAKAN KUNTMAN
- Analog tümdevre analizine uygun yeni bir mosfet modeli
A New mosfet model suitable for analog ic analysis
ALİ ZEKİ
Yüksek Lisans
Türkçe
1993
Elektrik ve Elektronik Mühendisliğiİstanbul Teknik ÜniversitesiPROF.DR. HAKAN KUTMAN
- Küre üzerinde dengede durabilen robot tasarımı
Design of a robot balancing on a sphere
AVNİ HİLMİ PAZARBAŞI
Yüksek Lisans
Türkçe
2020
Bilgisayar Mühendisliği Bilimleri-Bilgisayar ve Kontrolİstanbul Teknik ÜniversitesiMekatronik Mühendisliği Ana Bilim Dalı
PROF. DR. MÜŞTAK ERHAN YALÇIN
- Yüksek doğruluklu bir mosfet modelinin spice simülasyon programına dahil edilmesi
Başlık çevirisi yok
ABDURRAHMAN DOLAR
Yüksek Lisans
Türkçe
1998
Elektrik ve Elektronik Mühendisliğiİstanbul Teknik ÜniversitesiDevreler ve Sistemler Ana Bilim Dalı
PROF. DR. HAKAN KUNTMAN
- Yüksek güçlü IGBT'ler için kapı sürme devresi
Gate drive circuit for high power IGBTs
OSMAN TANRIVERDİ
Doktora
Türkçe
2023
Elektrik ve Elektronik Mühendisliğiİstanbul Teknik ÜniversitesiElektrik Mühendisliği Ana Bilim Dalı
DR. ÖĞR. ÜYESİ DENİZ YILDIRIM