Geri Dön

VLSI realization of an 8x8 bit pipelined residue arithmetic multiplier

Boru-hattı mimarisi ile artık aritmetiğe göre tasarımlanmış bir 8x8-bitlik çarpıcının çok büyük çapta tümleşik (ÇBÇT) devre olarak gerçekleştirilmesi

  1. Tez No: 23524
  2. Yazar: FUAT ENVER
  3. Danışmanlar: PROF. DR. MURAT AŞKAR
  4. Tez Türü: Yüksek Lisans
  5. Konular: Elektrik ve Elektronik Mühendisliği, Electrical and Electronics Engineering
  6. Anahtar Kelimeler: ÇBÇT Tasarımı, Artık-Sayı-Sistemi, Çarpma, Aritmetik Modül, VLSI Design, Residue Number System, Multiplier, Arithmetic Module
  7. Yıl: 1992
  8. Dil: İngilizce
  9. Üniversite: Orta Doğu Teknik Üniversitesi
  10. Enstitü: Fen Bilimleri Enstitüsü
  11. Ana Bilim Dalı: Belirtilmemiş.
  12. Bilim Dalı: Belirtilmemiş.
  13. Sayfa Sayısı: 105

Özet

Öz BORU-HATTI MİMARÎSİ İLE ARTIK ARİTMETİĞE GÖRE TASARIMLANMIŞ BİR 8x8-BİTLİK ÇARPICININ ÇOK BÜYÜK ÇAPTA TÜMLEŞİK (ÇBÇT) DEVRE OLARAK GERÇEKLEŞTİRİLMESİ ENVER, Fuad Yüksek Lisans Tezi, Elektrik ve Elektronik Mühendisliği Anabilim Dalı Tez Yöneticisi: Prof. Dr. Murat AŞKAR Eylül, 1992, 92 sayfa Bu tezde, yüksek hızda sayısal işaret işleme uygulamalarında kullanılmak amacı ile 8x8-bit paralel boru-hattı mimarisine göre bir çarpıcı tasannu ve gerçekleştirilmesi verilmiştir. Tam-özel yonganın gerçekleştirilmesinde Artık-Sayı-Sistemi (ASS) kullanılmış ve böylece 8-bit hesaplama alanı içinde bitler paralel işlenerek yüksek performans sağlanmıştır. Logaritmaya benzer bir yöntem kullanan, 257 ve 256 tabanına göre modula işlemi yapan iki modüler aritmetik birimi, bu metodun temelini oluşturmaktadır. Çarpma işleminde hesaplama maliyetini azaltmak için indeks tabloları uygun biçimde tanımlanarak hesaplama süresi iki saat peryoduna indirilmiştir. ASS çarpma birimi, 3-|i.m CMOS teknoloji, 5V gerilim ve 25MHz lik çarpım hızlarında simüle edilmiştir. Saat kenarlarından bağımsız anahtarlama yapılması yüksek hızlarda boru-hattı mimarisinde önemli bir sorundur. Bu problem çok yaygın bilinen NORA tekniğinin değiştirilmiş bir biçimi kullanılarak giderilmiştir. Bu problemi gidermek için iki tümler ve çakışmayan saat tasarlanmış ve kullanılmıştır. Bu teknikle ters çevrilme kısıtlamalarına karşı bile geniş mantık esnekliği sağlanmıştır. Tezde zaman simulasyonları ve boru-hattı mimarisinin serimle ilgili yönleri ayrıntılı olarak tartışılmıştır.

Özet (Çeviri)

ABSTRACT VLSI REALIZATION OF AN 8x8-BIT PIPELINED RESIDUE ARITHMETIC MULTIPLIER ENVER, Fuad M.S. in Electrical and Electronics Engineering Supervisor: Prof. Dr. Murat AŞKAR September, 1992, 92 pages. In this thesis work the design and implementation of an 8x8-bit parallel pipelined multiplier for high-speed digital signal processing applications is presented. The method of Residue Number System (RNS) is applied to realize a full-custom combinatorial chip which allows high performance by using bit parallel processing within 8-bit computational fields. The method is based on the use of two modular arithmetics with modula equal to 257 and 256 respectively using a procedure analogous to logarithms. Appropriate tables of indices are defined to reduce the computational cost of the multiplier to that of two modular sums, in order to obtain a run time equal to two clock periods. The RNS multiplier has been simulated at multiplication rates of upto 25MHz using a 5V, 3-p.m CMOS technology. Selection of a race-free clocking scheme is a major problem in high-speed pipelined architectures. This problem is overcome by using a modified form of the well-known NORA (NO RAce) dynamic CMOS technique to obtain pipelined operation from two complementary and non- overlapping clocks. The technique offers high logic flexibility without any even inversion constraints. These issues, the timing simulations and layout considerations of the pipelined design are discussed in detail.

Benzer Tezler

  1. Tez No

    75371

    Yeni DO-OTA-C osilatör topolojileri

    Başlık çevirisi yok

    AYDIN ÖZPINAR

    Yüksek Lisans

    Türkçe

    Türkçe

    1998

    Elektrik ve Elektronik Mühendisliğiİstanbul Teknik Üniversitesi

    Elektronik ve Haberleşme Mühendisliği Ana Bilim Dalı

    PROF. DR. HAKAN KUNTMAN

  2. Tez No

    23309

    Digital synchronization of pulse amplitude modulation (PAM) signals

    Vuru genlik modelli (PAM) sinyallerinin sayısal senkronizasyonu

    NOSRAT-OLLAH ASLANİ AMOLİ

    Yüksek Lisans

    İngilizce

    İngilizce

    1992

    Elektrik ve Elektronik MühendisliğiOrta Doğu Teknik Üniversitesi

    PROF. DR. F. RUYAL ERGÜL

  3. Tez No

    39581

    Eşikaltında çalışan CMOS OTA-c süzgeç tasarımı ve tıp elektroniği alanına uygulanması

    Design of low-prequency band filters for implantable biotelemetric applications using CMOS OTA-c filters operating in subthreshold region

    HAKAN ÖZTÜRK

    Yüksek Lisans

    Türkçe

    Türkçe

    1994

    Elektrik ve Elektronik Mühendisliğiİstanbul Teknik Üniversitesi

    PROF. DR. HAKAN KUNTMAN

  4. Tez No

    39617

    Uyarlamalı süzgeçler

    Adaptive filters

    RIDVAN AYSEL

    Yüksek Lisans

    Türkçe

    Türkçe

    1994

    Elektrik ve Elektronik Mühendisliğiİstanbul Teknik Üniversitesi

    PROF.DR. AHMET H. KAYRAN

  5. Tez No

    100811

    Çok düzeyli statik bellek gözesi ve kohonen türü yapay sinir ağına uygulanması

    Multiple valued static storage cell and its application to kohonen type neural network

    NURETTİN YAMAN ÖZELÇİ

    Doktora

    Türkçe

    Türkçe

    1999

    Elektrik ve Elektronik Mühendisliğiİstanbul Teknik Üniversitesi

    PROF.DR. UĞUR ÇİLİNGİROĞLU

Geri Dön