Geri Dön

Teknolojik yetersizliklerin komut TLB'si üzerindeki etkisinin fiziksel adreslerin direkt üretilmesi suretiyle azalması

Mitigating the effect of technological inadequacy on instruction TLB performance via generating physical addresses directly

  1. Tez No: 259365
  2. Yazar: MAHİR TÜRKCAN
  3. Danışmanlar: YRD. DOÇ. DR. İSMAİL KADAYIF
  4. Tez Türü: Yüksek Lisans
  5. Konular: Bilgisayar Mühendisliği Bilimleri-Bilgisayar ve Kontrol, Computer Engineering and Computer Science and Control
  6. Anahtar Kelimeler: İşlem Değişimi, Adres Dönüşümü, Komut TLB
  7. Yıl: 2009
  8. Dil: Türkçe
  9. Üniversite: Çanakkale Onsekiz Mart Üniversitesi
  10. Enstitü: Fen Bilimleri Enstitüsü
  11. Ana Bilim Dalı: Bilgisayar Mühendisliği Ana Bilim Dalı
  12. Bilim Dalı: Belirtilmemiş.
  13. Sayfa Sayısı: 39

Özet

Sürekli küçülen transistorlarla işlemci tasarımı kanal uzunluğu, eşik voltajı ve kapı oksidi kalınlığı gibi kritik transistor parametrelerinde dramatik değişmelere neden olur. Bu değişmeler erişim gecikmelerinde dalgalanmalara ve aynı tasarlanmış bileşenlerin farklı miktarlarda güç tüketimleri gibi sorunlara yol açar. İşlem değişiminin Translation Lookaside Buffer (TLB, Adres Dönüştürme Önbelleği) üzerindeki potansiyel etkisi, aynı TLB' deki farklı girişlerin, farklı erişim gecikmelerine sahip olması şeklindedir. Bu problemi çözmenin basit bir yolu, bütün TLB girişlerinin en yavaş TLB girişinin gecikmesine sahip olduğunu varsayan en kötü gecikme modelini kullanmaktır. Bu TLB tasarımındaki mantığı basitleştirirken, aynı zamanda büyük performans kayıplarına sebep olur ve bu performans kayıpları gelecekte daha gelişmiş teknolojiler için daha da artacaktır. Bu çalışmada, en kötü gecikme modeline alternatif bir yöntem sunup, bunu irdeleyeceğiz. Önerdiğimiz yaklaşım, bir sayfa için sanal-fiziksel sayfa çevirisini bir defa yapar ve bunu Context Frame Register (CFR) denilen özel bir registerda saklar ve bu çeviriyi bir daha TLB' ye gitmeden yürütme aynı komut sayfasında olduğu sürece yeniden kullanır. Bu yaklaşım iTLB ziyaretlerini minimuma indirdiği için, işlem değişiminin performansa etkisi en kötü iTLB gecikmesi yaklaşımının kullanıldığı durumda bile dramatik olarak azaltılabilir.

Özet (Çeviri)

Processor design with ever-smaller transistors leads to dramatic variations in critical transistor parameters such as channel length, threshold voltage, and gate oxide thickness. These variations manifest themselves as fluctuations in access latencies and power consumptions of the identically-designed components. A potential impact of process variation on a translation lookaside buffer (TLB) is that the different entries of the same TLB can have different access latencies. A simple way of handling this problem is to adopt the worst case latency paradigm, i.e., assume that all the TLB entries have the latency of the slowest TLB entry. While this makes the design of the logic that interacts with the TLB simpler, it can also cost significant performance penalty and we can expect this penalty to increase in the future as we go to the finer process technologies. In this study, we propose and evaluate an alternate scheme to this worst case latency paradigm. Our approach performs the virtual-to-physical page translation for a page once and stores it in a special register, which is referred to the Context Frame Register (CFR), and reuses this translation (without going to the iTLB) as long as the execution remains within the same instruction page. Since this approach minimizes the number of iTLB visits, the overall impact of process variation can be reduced dramatically; even if we assume the worst case latency if/when the iTLB is visited.Keywords : Process Variation, Address Translation, Instruction TLB (Translation Lookaside Buffer)

Benzer Tezler

  1. Kentsel dönüşüm alanlarının sağlıklı mahalle tasarımı ilkeleri bağlamında değerlendirilmesi: Altın Hamle kentsel dönüşüm alanı

    The evaluation of urban transformation areas within the context of healthy neighborhood design principles: Altın Hamle urban transformation area

    ESRA AYGÜZER

    Yüksek Lisans

    Türkçe

    Türkçe

    2023

    Şehircilik ve Bölge PlanlamaKonya Teknik Üniversitesi

    Şehir ve Bölge Planlama Ana Bilim Dalı

    DOÇ. DR. NESLİHAN SERDAROĞLU SAĞ

  2. Kalkınmada insan sermayesi yaklaşımları ve Türkiye'de insan sermayesi boyutunun analizi

    Human capital approaches in development and the analysis of human capital dimension in Turkey

    MEHTAP TUNÇ

    Doktora

    Türkçe

    Türkçe

    1997

    EkonomiDokuz Eylül Üniversitesi

    İktisat Ana Bilim Dalı

    DOÇ.DR. A. İLKİN BARAY

  3. Afyon ili jeotermal merkezi konut ısıtma sisteminin teknolojik ve ekonomik analizi

    Technological and economical analysis of Afyon geothermal heating system

    ALPER GÜNGÖR

    Yüksek Lisans

    Türkçe

    Türkçe

    2002

    Endüstri ve Endüstri MühendisliğiGazi Üniversitesi

    Endüstriyel Teknoloji Eğitimi Ana Bilim Dalı

    YRD. DOÇ. DR. İBRAHİM ERTÜRK

  4. Identification of thermal characteristics of traditional Russian stove based on computational fluid dynamics and energy performance analyses

    Geleneksel Rus şöminesinin ısıl özeliklerinin hesaplamalı akışkanlar dinamiği ve enerji performans analizleri ile incelenmesi

    HALE TUĞÇİN KIRANT

    Yüksek Lisans

    İngilizce

    İngilizce

    2018

    Enerjiİstanbul Teknik Üniversitesi

    Enerji Bilim ve Teknoloji Ana Bilim Dalı

    DOÇ. DR. HATİCE SÖZER

  5. A Research on long-term effects of state resettlement projects in vernacular settings in rural areas: The case of Yüzüncü Yıl, Mudurnu

    Devlet tarafından uygulanan yeniden yerleşme projelerinin kırsal alanlardaki geleneksel yerleşimlerde uzun dönemde yarattığı etkiler üzerine bir araştırma: Yüzüncü Yıl Mudurnu örneği

    GAMZE DEMİRÖZ

    Yüksek Lisans

    İngilizce

    İngilizce

    1996

    MimarlıkOrta Doğu Teknik Üniversitesi

    Mimarlık Ana Bilim Dalı

    ALİ CENGİZKAN