Geri Dön

FPGA implementation of jointly operating channel estimator and parallelized decoder

Birleşik işleyen kanal kestirici ve paralelleştirilmiş kod çözücünün FPGA üzerinde gerçeklenmesi

  1. Tez No: 268525
  2. Yazar: ÇAĞLAR KILCIOĞLU
  3. Danışmanlar: DOÇ. DR. ALİ ÖZGÜR YILMAZ
  4. Tez Türü: Yüksek Lisans
  5. Konular: Elektrik ve Elektronik Mühendisliği, Electrical and Electronics Engineering
  6. Anahtar Kelimeler: Belirtilmemiş.
  7. Yıl: 2009
  8. Dil: İngilizce
  9. Üniversite: Orta Doğu Teknik Üniversitesi
  10. Enstitü: Fen Bilimleri Enstitüsü
  11. Ana Bilim Dalı: Elektrik ve Elektronik Mühendisliği Bölümü
  12. Bilim Dalı: Elektrik-Elektronik Eğitimi Ana Bilim Dalı
  13. Sayfa Sayısı: 100

Özet

Bu tez çalışmasında birleştirilmiş kanal kestirici ve paralelleştirilmiş kod çözücü yapısnın yerinde programlanabilir geçit dizisi (FPGA) tabanlı bir değerlendirme platformu üzerinde gerçeklenmesi ele alınmıştır. Yapıdaki kod çözme işlemini gerçekleştirmek üzere turbo kod çözücüler kullanılmıştır. Fakat, turbo kod çözücüler oldukça yüksek gecikme sürelerine sahiptir. Bu problemi ortadan kaldırmak amacıyla paralelleştirme fikri turbo kodlara uygulanmış, ortaya çıkan paralel çözümlenebilir turbo kod (PDTC) yapısı sistemdeki kodlama ve kod çözümleme işlemleri için kullanılmıştır. Toplanır beyaz Gauss gürültüsü (AWGN) altında PDTC kod çözücünün başarımı ve bu performansa etki eden tasarım parametreleri incelenmiştir. Elde edilen sonuçlar bu çalışmaya paralel başka bir çalışmada farklı bir mimari kullanılarak gerçeklenen kod çözücünün verdiği sonuçlarla karşılaştırılmıştır. Kanal kestirimi için pilot sembol destekli kanal kestirim yöntemi kullanılmıştır. Bu yöntemde, kanal katsayıları çift yönlü LMS algoritması kullanılarak kestirilmektedir. Bu birleşik yapının sabit noktalı aritmetik altında gerçeklenmesi sırasında yaşanan zorluklardan ve bu zorlukları aşmak için uygulanan çözümlerden bahsedilmiştir. Önerilen birleşik yapı, çeşitli tasarım parametreleri ile Rayleigh sönümlü kanal altında sınanmıştır. Tasarımdan makul bir başarım elde edildikten sonra gecikme süreleri ve veri hızları hesaplanmıştır.

Özet (Çeviri)

In this thesis, implementation details of a joint channel estimator and parallelized decoder structure on an FPGA-based platform is considered. Turbo decoders are used for the decoding process in this structure. However, turbo decoders introduce large decoding latencies since they operate in an iterative manner. To overcome that problem, parallelization is applied to the turbo codes and the resulting parallel decodable turbo code (PDTC) structure is employed for coding. The performance of a PDTC decoder and parameters affecting its performance is given on an additive white Gaussian noise (AWGN) channel. These results are compared with the results of a parallel study which employs a different architecture in implementing the PDTC decoder. In the fading channel case, a pilot symbol assisted estimation method is employed for the channel estimation process. In this method, the channel coefficients are estimated by a 2-way LMS (least mean-squares) algorithm. The difficulties in the implementation of this joint structure in a fixed-point arithmetic and the solutions to overcome these difficulties are described in details. The proposed joint structure is tested with varying design parameters over a Rayleigh fading channel. The overall decoding latencies and allowed data rates are calculated after obtaining a reasonable performance from the design.

Benzer Tezler

  1. FPGA ımplementation of quantum key distribution based communication

    Kuantum anahtar dağıtıcılı iletişimin FPGA'le gerçeklenmesi

    YİĞİT BİLGİN

    Yüksek Lisans

    İngilizce

    İngilizce

    2023

    Bilgisayar Mühendisliği Bilimleri-Bilgisayar ve KontrolYeditepe Üniversitesi

    Bilgisayar Mühendisliği Ana Bilim Dalı

    PROF. DR. SEZER GÖREN UĞURDAĞ

    PROF. DR. HASAN FATİH UĞURDAĞ

  2. 100gbit 256 nokta radix-4 FFT'nin FPGA ile gerçeklenmesi

    FPGA implementation of 100gbit 256 point radix-4 FFT

    GÖKHAN POLAT

    Yüksek Lisans

    Türkçe

    Türkçe

    2014

    Elektrik ve Elektronik MühendisliğiKocaeli Üniversitesi

    Elektronik ve Haberleşme Mühendisliği Ana Bilim Dalı

    YRD. DOÇ. DR. SITKI ÖZTÜRK

  3. FPGA implementation of license plate detection and recognition

    FPGA donanımı üzerinde araç plakası algılama ve tanıma

    SERAP SARIKAVAK

    Yüksek Lisans

    İngilizce

    İngilizce

    2013

    Elektrik ve Elektronik MühendisliğiOrta Doğu Teknik Üniversitesi

    Elektrik-Elektronik Mühendisliği Ana Bilim Dalı

    DOÇ. DR. MEHMET METE BULUT

    PROF. DR. GÖZDE AKAR

  4. FPGA implementation of real time digital video stabilization

    Gerçek zamanalı sayısal video sabitleme'nin FPGA uygulaması

    İSMAİL ÖZSARAÇ

    Yüksek Lisans

    İngilizce

    İngilizce

    2011

    Elektrik ve Elektronik MühendisliğiOrta Doğu Teknik Üniversitesi

    Elektrik ve Elektronik Mühendisliği Bölümü

    YRD. DOÇ. DR. İLKAY ULUSOY

  5. FPGA implementation of field oriented control for permanent magnet synchronous motor

    Sürekli mıknatıslı senkron motorun alan yönlendirmeli kontrolünün FPGA uygulaması

    GİZEM IRMAK

    Yüksek Lisans

    İngilizce

    İngilizce

    2019

    Elektrik ve Elektronik MühendisliğiOrta Doğu Teknik Üniversitesi

    Elektrik-Elektronik Mühendisliği Ana Bilim Dalı

    DOÇ. DR. AFŞAR SARANLI