New approaches to optimization algorithms used in circuit and system level of analog design automation
Analog tasarım otomasyonunun devre ve sistem seviyelerinde kullanılan optimizasyon algoritmalarına yeni yaklaşımlar
- Tez No: 343277
- Danışmanlar: PROF. GÜNHAN DÜNDAR
- Tez Türü: Yüksek Lisans
- Konular: Elektrik ve Elektronik Mühendisliği, Electrical and Electronics Engineering
- Anahtar Kelimeler: Belirtilmemiş.
- Yıl: 2012
- Dil: İngilizce
- Üniversite: Boğaziçi Üniversitesi
- Enstitü: Fen Bilimleri Enstitüsü
- Ana Bilim Dalı: Elektrik-Elektronik Mühendisliği Ana Bilim Dalı
- Bilim Dalı: Belirtilmemiş.
- Sayfa Sayısı: 60
Özet
Bu tezde, benzetimli devre sentezi için benzetim-tabanlı yöntem dizileri ve bu yöntem dizilerinin faydalılığını onaylamak amacıyla gerçekleştirilmiş olan sentez sonuçları sunulmaktadır. Ayrıca, devre sentezleyicinin sistem seviyesi ile birleştirilmesi de sunulmaktadır. Benzetim-tabanlı yaklaşım tercih edilmiş sonucunda sentezleyici, SACSES, HSPICE ile gerçekleştirilmiştir. Transistor boyutlarını ES algoritması kullanarak dolaylı olarak değiştiren iki farklı devre sentez yöntemi önerilmiştir. İlk yöntem tasarım parametresi olarak evirici katsayıya ve EKV MOSFET Model'in denklemlerine dayanır. İkinci yöntem doğru akım çalışma noktalarına ve bu noktaları transistor boyutlarına çeviren başvuru çizelgelerine dayanır. SACSES'i sistem düzeyindeki sentez araçlarıyla birleştirmek için sıradüzenli bir sentez yapısı önerilmiştir. Sıradüzenli yapı, devre ve sentez düzeylerini birleştirmek için ek araçlara olan gereksinimi ortadan kaldırmaktadır.
Özet (Çeviri)
This thesis presents different simulation-based analog circuit synthesis methodologies, and synthesis examples that were performed to validate the usefulness of the methodologies. It also presents the integration of circuit synthesizer with system level. Simulation-based approach is preferred so that the synthesizer, SACSES, is implemented with HSPICE. Two different circuit synthesis methodologies that manipulate device size indirectly by using modified ES algorithm are proposed. The first one is based on the inversion coefficient (IC) as a key design parameter and the equation of the EKV MOSFET Model. The second one is based on DC operating points and lookup-tables used for translating DC operating points into transistor dimensions. A hierarchical synthesis structure is proposed for integrating SACSES with system level synthesis. The hierarchical scheme eliminates the need for extra tools to link levels.
Benzer Tezler
- Hücresel yapay sinir ağları için iki öğrenme algoritması ve görüntü işleme uygulamaları
Two learning algorithms for cellular neural networks and their image processing applications
SİNAN KARAMAHMUT
Yüksek Lisans
Türkçe
1994
Elektrik ve Elektronik Mühendisliğiİstanbul Teknik ÜniversitesiDOÇ.DR. CÜNEYT GÜZELİŞ
- Asenkron motorun işletme kayıplarının sürücü ve kontrol tabanlı azaltılması
Drive and control based reduction of operational loss in induction motor
BARIŞ CEVHER
Doktora
Türkçe
2024
Elektrik ve Elektronik MühendisliğiSakarya ÜniversitesiElektrik-Elektronik Mühendisliği Ana Bilim Dalı
DR. ÖĞR. ÜYESİ MUSTAFA TURAN
- Görüntü işlemede derin öğrenme tabanlı süper çözünürlük uygulamaları
Deep learning based super resolution applications in image processing
AHENK VURAL
Yüksek Lisans
Türkçe
2021
Elektrik ve Elektronik Mühendisliğiİstanbul Teknik ÜniversitesiElektronik ve Haberleşme Mühendisliği Ana Bilim Dalı
PROF. DR. ENDER METE EKŞİOĞLU
- Dinamik algılayıcı öğrenme algoritması ile kenar saptamanın öğrenilmesi
Learning of edge detection using recurrent perceptron learning algorithm
FİLİZ YOSMA TAŞKIN
Yüksek Lisans
Türkçe
1995
Elektrik ve Elektronik Mühendisliğiİstanbul Teknik ÜniversitesiDOÇ.DR. CÜNEYT GÜZELİŞ