Simulation of fpga-based image processing system for quality control and palletization applications
Kalıte kontrol ve paletleme uygulamaları ıçın fpga tabanlı görüntü ışleme sıstemı sımülasyonu
- Tez No: 382776
- Danışmanlar: YRD. DOÇ. DR. MOHAMMAD SHUKRI SALMAN, PROF. DR. ATEF ABDELMONEIM ATA
- Tez Türü: Yüksek Lisans
- Konular: Elektrik ve Elektronik Mühendisliği, Electrical and Electronics Engineering
- Anahtar Kelimeler: Belirtilmemiş.
- Yıl: 2014
- Dil: İngilizce
- Üniversite: Mevlana Üniversitesi
- Enstitü: Fen Bilimleri Enstitüsü
- Ana Bilim Dalı: Elektrik-Elektronik Mühendisliği Ana Bilim Dalı
- Bilim Dalı: Belirtilmemiş.
- Sayfa Sayısı: 70
Özet
Kalite Kontrol ve Paletleme (QCP): Bu tez, ünlü endüstriyel uygulama sorunlarını çözmek için bir yaklaşım önermektedir. Bir akıllı dört-çubuk mekanizması mekanik paletleyici olarak dizayn edilmiştir. Bu kimin istihbarat bir görüntü işleme algoritmaları kaynaklı bir tekil dörtgen mekanizma olarak modellenmiştir. Algoritmalar Alan Programlanabilir Kapı Dizisi işlem hızını artırmak ve gerçek zamanlı işleme sistemleri için gereksinimleri karşılamak için (FPGA) işlemci için hedeflenir. Sektörlerde paletleme uygulama sorunları ele için genel teknikler sensör tabanlı mekanik cihaz ve robot dayanmaktadır. Sensör tabanlı mekanik paletleme düşük verimlilik ve karmaşık görevleri ele yetersizlik için bilinmesine rağmen, robot tabanlı paletleyicilergörüntü işleme algoritmaları (GİH) Genel Amaçlı İşlemci yürütülür olması nedeniyle gerçek zamanlı uygulamalar pahalı ve deneyim gecikme vardır. Bu yaklaşımda, bir istihbarat-kaynak mekanik paletleme ve FPGA mimarisi QCP uygulamaları işlemek için önerilmiştir. Algoritmalar MATLAB ve Simulink paketleri kullanılarak uygulanır. Simulink modelinin kritik sistem blokları seri piksel veri jeneratör olan ve fonksiyonları Binarization için tüm piksel eşik değerini hesaplamak için eşileleyici vardır. TümSimulink sistem bloklarıönerilen FPGA mimarisine dayalı tasarlanmış ve FPGAyapılandırılabilir lojik blok (CLB) üzerine haritalanmıştır. Donanım Tanımlama Dili (HDL) Simulink model oluşturulur kodları algoritmanın orijinal MATLAB sürümünden hiçbir davranışsal sapma gösteriyor. Tanıma oranı sonuçları yüksek olan vetüm sistem 50 MHz saat frekansında çok hızlı.
Özet (Çeviri)
This thesis proposes an approach for solving famous industrial application problems: Quality Control and Palletization (QCP). An intelligent four-bar mechanism has been designed as mechanical palletizer. It was modelled as a singular quadralateral mechanism whose intelligence is sourced from an image processing algorithms. The algorithms are targeted for Field Programmable Gate Array (FPGA) processor to improve processing speed and meet requirements for real-time processing systems. The generic techniques for handling palletization application problems in the industries are based on sensor-based mechanical device and robot. While sensor-based mechanical palletizers are known for low efficiency and inability to handle complex tasks, robot-based palletizers are expensive and experience delay in real-time applications due to the fact that the image processing algorithms are executed in General Purpose Processor (GPP). In this approach, an intelligence-sourcing mechanical palletizer and and FPGA architecture are proposed to handle QCP applications. The algorithms are implemented using MATLAB and Simulink packages. The critical system blocks of the Simulink model are the serial pixel data generator and the thresholder whose functions is to compute threshold value of all pixels for binarization. All the Simulink system blocks have been designed based on the proposed FPGA architecture and mapped onto the Configurable Logic Blocks (CLB) of the FPGA. The Hardware Description Language (HDL) codes generated from the Simulink model show no behavioral deviation from the original MATLAB version of the algorithm. The recognition rate results are high and the whole system is very fast at 50 MHz clock frequency.
Benzer Tezler
- An FPGA implementation of a RISC-V based SOC system with custom instruction set for image processing applications
Görüntü işleme uygulamaları için özel komut setine sahip RISC-V tabanlı bir SOC sısteminin FPGA gerçeklemesi
ERFAN GHOLIZADEHAZARI
Yüksek Lisans
İngilizce
2021
Elektrik ve Elektronik Mühendisliğiİstanbul Teknik ÜniversitesiElektronik ve Haberleşme Mühendisliği Ana Bilim Dalı
PROF. DR. SIDDIKA BERNA ÖRS YALÇIN
- FPGA üzerinde HYSA ve HYSA'ya özel öğrenme algoritmalarının birlikte gerçeklenmesi
Implementation of CNN and CNN specific learning algorithms on FPGA
ERDEM KÖSE
Yüksek Lisans
Türkçe
2017
Elektrik ve Elektronik Mühendisliğiİstanbul Teknik ÜniversitesiElektronik ve Haberleşme Mühendisliği Ana Bilim Dalı
PROF. DR. MÜŞTAK ERHAN YALÇIN
- Embedded vision system designed on a heterogeneous computing platform and applied to semen analysis
Heterojen hesaplama platformu üzerinde tasarlanan gömülü görüntü sistemi ve semen analizi uygulanması
OSMAN LEVENT ŞAVKAY
Doktora
İngilizce
2021
Elektrik ve Elektronik Mühendisliğiİstanbul Teknik ÜniversitesiElektronik ve Haberleşme Mühendisliği Ana Bilim Dalı
PROF. DR. MÜŞTAK ERHAN YALÇIN
- Implementation of a neural network application using accelerator on RİSC-V architecture in FPGA
FPGA'de RİSC-V mimarisi üzerinde hızlandırıcı kullanarak yapay sinir ağı uygulaması gerçeklenmesi
AHMET ANIL DÜNDAR
Yüksek Lisans
İngilizce
2023
Elektrik ve Elektronik MühendisliğiHacettepe ÜniversitesiElektrik ve Elektronik Mühendisliği Ana Bilim Dalı
PROF. DR. ALİ ZİYA ALKAR
- Bir hücresel yapay sinir ağının sabit noktalı sayı aritmetiğiyle sayısal tasarımı ve gerçeklenmesi
Digital design of a cellular neural network using fixed-point number arithmetic
BARIŞ KARAKAYA
Yüksek Lisans
Türkçe
2014
Elektrik ve Elektronik Mühendisliğiİstanbul Teknik ÜniversitesiElektronik ve Haberleşme Mühendisliği Ana Bilim Dalı
PROF. DR. MÜŞTAK ERHAN YALÇIN