Switch fabric schedulers with intelligent multi-class support: Design, implementation and evaluation on FPGA
Akıllı çoklu sınıf desteği olan anahtar örgüsü çizelgeleyicilerinin tasarımı, FPGA üzerinde gerçekleştirilmesi ve değerlendirilmesi
- Tez No: 384982
- Danışmanlar: DOÇ. DR. ŞENAN ECE SCHMİDT
- Tez Türü: Yüksek Lisans
- Konular: Elektrik ve Elektronik Mühendisliği, Electrical and Electronics Engineering
- Anahtar Kelimeler: Belirtilmemiş.
- Yıl: 2014
- Dil: İngilizce
- Üniversite: Orta Doğu Teknik Üniversitesi
- Enstitü: Fen Bilimleri Enstitüsü
- Ana Bilim Dalı: Elektrik-Elektronik Mühendisliği Ana Bilim Dalı
- Bilim Dalı: Belirtilmemiş.
- Sayfa Sayısı: 120
Özet
Bilgisayar ağlarında günümüzde kullanılan uygulamalar ağ iletişimi kalite servisine ihtiyaç duymaktadır. Farklı uygulamaların farklı kalite servisi ihtiyaçları bulunmaktadır. Bu sebeblerle ağ katmanındaki cihazlarda kalite servisi sağlamak önemlidir. Çizelgeleyiciler yönlendiricilerin kalite servisini doğrudan etkilerler. Çıkış tamponlu çizelgeleyici algoritmaları kalite servisini desteklemelerine rağmen yükselen trafik hızları sebebiyle donanım üzerinde gerçeklenmesi zor hale gelmişlerdir. Bu yüzden giriş tamponlu çizelgeleyici algoritmalarında kalite servisi sağlamak önemli bir araştırma konusu haline gelmiştir. Bu tez kapsamında sanal çıkış tamponlu (SÇT) çizelgeleyiciler incelenmiştir. Giriş portlarında her bir akış için farklı tampon uygulamak genel sanal çıkış tamponlu yapılara göre daha iyi kalite servisi sağlayacaktır. Bu tezin ilk katkısı çizelgeleyici algoritmalarından bağımsız çalışan akıllı çoklu sınıflı (AÇS) sanal çıkış tamponlu yapıdır. Ayrıca bu yapı için iki farklı algoritma önerilmiştir. Bu tezin ikinci katkısı çoklu sınıf desteği olan çizelgeleyiciler için sunulan modüler donanım tasarımıdır. Önerilen AÇS birim sıkça kullanılan iSLIP çizelgeleyicisi ile birlikte FPGA üzerinde gerçeklenmiştir. Bu tasarımın doğruluğu bir yazılım simülatörü ile karşılaştırma yapılarak kanıtlanmıştır. Bu tez ayrıca farklı çizelgeleyicilerin, gerçeklenmiş olan donanım mimarisi kullanılarak nasıl gerçeklenebileceğini ve bu mimarinin ölçeklenebilirliğini tartışmaktadır. Önerilen AÇS SÇT iSLIP tasarımının FPGA kaynak kullanımı da değerlendirilmiştir.
Özet (Çeviri)
The applications in the contemporary computer networks require end-to-end Quality of Service (QoS). Moreover, different applications have different QoS requirements. Thus, it is important to support QoS in the network layer routers which can be achieved by scheduling the output queues in output queued routers. However, pure output queued routers are not easy to build. Hence, it is important to equip the fabric schedulers of input queued switches with QoS support. Thus, it is an important research problem to support QoS in input queued routers. In this thesis we investigate the VOQ fabric scheduler algorithms. Better QoS support for different applications is possible by implementing per flow queues at the input ports rather than coarse virtual output queues per output port. The first contribution of this thesis is an intelligent multi-class (IMC) VOQ architecture which is independent from fabric scheduler algorithms. Additionally, 2 different algorithms are proposed for intelligent side of the IMC VOQ architecture. The second contribution is a modular hardware design for fabric schedulers that support multi class. The design is carried out on FPGA by implementing the well-known ISLIP together with the proposed IMC unit. The correctness of the operation of the designed hardware is verified by comparing to a software simulator. The thesis further presents discussions of implementing other scheduler algorithms using the same hardware architecture and its scalability. The thesis presents the evaluation of FPGA resource usage of proposed IMC VOQ iSLIP.
Benzer Tezler
- Implementation and performance analysis of switch fabric schedulers with a new accurate simulator software
Anahtar örgüsü çizelgeleyicilerinin yeni, doğrulanmış bir benzetim yazılımı ile gerçeklenmesi ve başarım incelemesi
AHMET ADA
Yüksek Lisans
İngilizce
2014
Elektrik ve Elektronik MühendisliğiOrta Doğu Teknik ÜniversitesiElektrik-Elektronik Mühendisliği Ana Bilim Dalı
DOÇ. DR. ŞENAN ECE SCHMİDT
- The development and hardware implementation of a high-speed adaptable packet switch fabric
Yüksek hızlı uyarlanabilir bir paket anahtar örgüsünün geliştirilmesi ve donanım gerçeklemesi
ERDEM EYÜP AKBABA
Yüksek Lisans
İngilizce
2013
Bilim ve TeknolojiOrta Doğu Teknik ÜniversitesiElektrik-Elektronik Mühendisliği Ana Bilim Dalı
DOÇ. DR. ECE GÜRAN SCHİMDT
- Dokuma kumaştan klasik erkek eketi üretiminde gerçekleştirilen optimizasyon çalışmaları
Başlık çevirisi yok
PINAR ÇİFTOK
Yüksek Lisans
Türkçe
1998
Tekstil ve Tekstil Mühendisliğiİstanbul Teknik ÜniversitesiTekstil Mühendisliği Ana Bilim Dalı
PROF. DR. BÜLENT ÖZİPEK
- Weighted round robin scheduling in input-queud packet switches subject to deadline constraints
Giriş-kuyruklu paket anahtarlarında son-gün kısıtlı trafik için ağırlıklı-dairesel-sıralı zaman çizelgelemesi
İDRİS A. RAİ
Yüksek Lisans
İngilizce
2000
Elektrik ve Elektronik Mühendisliğiİhsan Doğramacı Bilkent ÜniversitesiElektrik-Elektronik Mühendisliği Ana Bilim Dalı
YRD. DOÇ. DR. MURAT ALANYALI
- Physical design automation for large scale field programmable analog arrays
Başlık çevirisi yok
İSMAİL FAİK BAŞKAYA
Doktora
İngilizce
2009
Bilgisayar Mühendisliği Bilimleri-Bilgisayar ve KontrolNorth Ave Nw, AtlantaPROF. DR. DANIŞMAN YOK