Power-delay optimized VLSI threshold detection circuits and their use in parallel integer multiplication
Güç-gecikme optimizasyonu yapılmış VLSI eşik tespiti devreleri ve paralel tamsayı çarpımlarında kullanımı
- Tez No: 423323
- Danışmanlar: DOÇ. DR. ALİ MUHTAROĞLU
- Tez Türü: Yüksek Lisans
- Konular: Elektrik ve Elektronik Mühendisliği, Electrical and Electronics Engineering
- Anahtar Kelimeler: Belirtilmemiş.
- Yıl: 2015
- Dil: İngilizce
- Üniversite: Orta Doğu Teknik Üniversitesi
- Enstitü: Odtü Kuzey Kıbrıs Kampusu (kktc-Güzelyurt)
- Ana Bilim Dalı: Sürdürülebilir Çevre ve Enerji Sistemleri Ana Bilim Dalı
- Bilim Dalı: Belirtilmemiş.
- Sayfa Sayısı: Belirtilmemiş.
Özet
Eşik tespit devreleri aritmetik işlemciler ve diğer bazı dijital uygulamalar içinde geniş bir kullanım alanına sahiptir. Bundan ötürü, eşik tespitinde güç ve/veya gecikme ölçülerinde olabilecek herhangi bir gelişme dijital devre tasarımına büyük ölçüde katkı sağlayacaktır. Yakın zamanda rapor edilen paralel tamsayı çarpım mimarisi, ABACUS, kısmi çarpımlar için basamaklı sıkıştırma ağını final toplama ağına iletmekte kullanmaktadır. ABACUS'un basamaklı sıkıştırma ağ mimarisi eşik tespit devreleri için uygun nitelikler taşımaktadır. ABACUS mimarisi, eşik tespit devreleri kullanması ile geleneksel çarpanlara göre daha yüksek bir optimizasyon fırsatı sunmaktadır. Bu çalışmada, ABACUS güç-gecikme performansının eşik tespit devreleri kullanarak optimize etme yolları, Wallace Tree Multiplier (WTM) ile önceki karşılaştırılmasında belirtilen açığı kapatmak amacı ile incelenmiştir. Birleşik-CMOS bazlı, transmisyon kapı bazlı, kapı seviyesi bazlı dijital yaklaşımlar, ayrıca voltaj-, akım- ve şarj-bazlı analog çözümleri incelenmekteyiz. İlk olarak bütün çözümler eşik değerlerine ve girdi sayısına bağlı olarak güç-gecikme değerlerine göre karşılaştırılmaktadır. Sonrasında en iyi güç-gecikme değerini sağlayan eşik tespit devresi ABACUS mimarisinde kullanılıp, yine güç-gecikme bazında geleneksel Wallace Tree Multiplier ile karşılaştırılmaktadır. Bu çalışmanın sonunda, (i) girdi sayısı büyüdükçe en iyi eşik tespit devresine dair kesin eğilim grafikleri ortaya çıkarılmış, (ii) çözümlerin uygulamadaki performanslarını incelemek için tamsayı yeni bir çarpım devresine (ABACUS) uygulanmış, (iii)fiziksel planlama öncesi ve sonrası simülasyonları ile çip üzerinde alınan ölçümler eşik tespit devresi ile yapılmış ABACUS çarpanı için, WTM ile arasındaki performans açığının eşik tespit devreleri kullanarak kapatıldığını göstermek amacı ile sunulmuştur. Bu çalışmada gerçekleştirilen güç-gecikme değerlerini daha iyi yapmak için gereken sonraki adımlardan da ayrıca bahsedilmiştir.
Özet (Çeviri)
Threshold detection is a fundamental logic function that has broad use in arithmetic processors, and other digital applications. Thus, any improvement in threshold detection in terms of power and/or delay contributes significantly to the field of digital circuit design. A recently reported parallel integer multiplier architecture, ABACUS, uses column compression networks to compress partial products through the final addition network. Architecture of column compression network of ABACUS is suitable for threshold logic use. Architecture of ABACUS enables a higher order of optimization with the use of threshold logic than conventional multipliers. In this study, we investigate the opportunity to optimize power-delay performance of ABACUS through threshold detection circuits in order to close a previously identified gap with Wallace Tree Multiplier (WTM). We study digital (CMOS-based) threshold detection solutions that are Compound-CMOS, transmission-gate, gate-level based, as well as analog solutions which are voltage-, current- and charge-based designs. Solutions are compared first for power-delay performance as the number of inputs and threshold values change. Threshold logic that provides the best power-delay product is then used to implement the ABACUS multiplier, which is compared with the conventional Wallace Tree Multiplier in terms of power-delay performance. At the end of this work, (i) accurate trend-lines were extracted to project best threshold logic circuit implementations as the number of inputs grows, (ii) solutions were used in a novel multiplication circuit (ABACUS) in order to measure performance in application, (iii) pre-layout, post-layout simulations and on-chip measurements for ABACUS architecture with threshold logic was presented to demonstrate that the performance gap with basic WTM implementation has indeed been closed through threshold logic. Further optimizations for better yield on power-delay product were also addressed.
Benzer Tezler
- Dokuma kumaşlarda örgü tipinin ham kumaşın boyutları ve geometrik özellikleri üzerindeki etkilerinin araştırılması
Başlık çevirisi yok
EMEL ÖNDER
Yüksek Lisans
Türkçe
1985
Tekstil ve Tekstil MühendisliğiEge ÜniversitesiTekstil Mühendisliği Ana Bilim Dalı
DOÇ. DR. GÜNGÖR BAŞER
- Karıştırıcılar ve karıştırma kabındaki akım olaylarının incelenmesi
Başlık çevirisi yok
NADİR İLTEN
Yüksek Lisans
Türkçe
1986
Makine MühendisliğiUludağ ÜniversitesiMakine Mühendisliği Ana Bilim Dalı
DOÇ.DR. ÖMER SAMİH MERTBAŞ
- Plazma arkı eldesi ve yüzey bölgesi modifikasyonunda kullanılabilirliği
Başlık çevirisi yok
ÖZKAN ÖZİPEKLİLER
Yüksek Lisans
Türkçe
1986
Makine MühendisliğiUludağ ÜniversitesiMakine Mühendisliği Ana Bilim Dalı
DOÇ. DR. HALİM DEMİRCİ
- Çekirdeksiz kuru üzümde uygulanan politikanın Ege Bölgesinde üretim ve üretici açısından sonuçlarının değerlendirilmesi
Başlık çevirisi yok
GÜVEN ÖZERİN
- Çeşitli rib örgülerin boyutsal özellikleri üzerine bazı araştırmalar
Başlık çevirisi yok
ARZU YAĞCI
Yüksek Lisans
Türkçe
1986
Tekstil ve Tekstil MühendisliğiEge ÜniversitesiTekstil Mühendisliği Ana Bilim Dalı
YRD. DOÇ. DR. ARİF KURBAK
- Katı yakıtların akışkan yatakta yakılması ve katı miktarının yatak yüksekliğine etkisi
Combustion of solid fuels in the fkuidized beds and the effects of solid quantity to the height of bed
KAMİL BEKİR KOÇ
Yüksek Lisans
Türkçe
1987
Makine MühendisliğiGazi ÜniversitesiMakine Eğitimi Ana Bilim Dalı
YRD. DOÇ. DR. ALİ YÜCEL UYAREL