Geri Dön

Power-delay optimized VLSI threshold detection circuits and their use in parallel integer multiplication

Güç-gecikme optimizasyonu yapılmış VLSI eşik tespiti devreleri ve paralel tamsayı çarpımlarında kullanımı

  1. Tez No: 423323
  2. Yazar: FURKAN ERCAN
  3. Danışmanlar: DOÇ. DR. ALİ MUHTAROĞLU
  4. Tez Türü: Yüksek Lisans
  5. Konular: Elektrik ve Elektronik Mühendisliği, Electrical and Electronics Engineering
  6. Anahtar Kelimeler: Belirtilmemiş.
  7. Yıl: 2015
  8. Dil: İngilizce
  9. Üniversite: Orta Doğu Teknik Üniversitesi
  10. Enstitü: ODTÜ Kuzey Kıbrıs Kampüsü-Fen Bilimleri Enstitüsü
  11. Ana Bilim Dalı: Sürdürülebilir Çevre ve Enerji Sistemleri Ana Bilim Dalı
  12. Bilim Dalı: Belirtilmemiş.
  13. Sayfa Sayısı: 258

Özet

Eşik tespit devreleri aritmetik işlemciler ve diğer bazı dijital uygulamalar içinde geniş bir kullanım alanına sahiptir. Bundan ötürü, eşik tespitinde güç ve/veya gecikme ölçülerinde olabilecek herhangi bir gelişme dijital devre tasarımına büyük ölçüde katkı sağlayacaktır. Yakın zamanda rapor edilen paralel tamsayı çarpım mimarisi, ABACUS, kısmi çarpımlar için basamaklı sıkıştırma ağını final toplama ağına iletmekte kullanmaktadır. ABACUS'un basamaklı sıkıştırma ağ mimarisi eşik tespit devreleri için uygun nitelikler taşımaktadır. ABACUS mimarisi, eşik tespit devreleri kullanması ile geleneksel çarpanlara göre daha yüksek bir optimizasyon fırsatı sunmaktadır. Bu çalışmada, ABACUS güç-gecikme performansının eşik tespit devreleri kullanarak optimize etme yolları, Wallace Tree Multiplier (WTM) ile önceki karşılaştırılmasında belirtilen açığı kapatmak amacı ile incelenmiştir. Birleşik-CMOS bazlı, transmisyon kapı bazlı, kapı seviyesi bazlı dijital yaklaşımlar, ayrıca voltaj-, akım- ve şarj-bazlı analog çözümleri incelenmekteyiz. İlk olarak bütün çözümler eşik değerlerine ve girdi sayısına bağlı olarak güç-gecikme değerlerine göre karşılaştırılmaktadır. Sonrasında en iyi güç-gecikme değerini sağlayan eşik tespit devresi ABACUS mimarisinde kullanılıp, yine güç-gecikme bazında geleneksel Wallace Tree Multiplier ile karşılaştırılmaktadır. Bu çalışmanın sonunda, (i) girdi sayısı büyüdükçe en iyi eşik tespit devresine dair kesin eğilim grafikleri ortaya çıkarılmış, (ii) çözümlerin uygulamadaki performanslarını incelemek için tamsayı yeni bir çarpım devresine (ABACUS) uygulanmış, (iii)fiziksel planlama öncesi ve sonrası simülasyonları ile çip üzerinde alınan ölçümler eşik tespit devresi ile yapılmış ABACUS çarpanı için, WTM ile arasındaki performans açığının eşik tespit devreleri kullanarak kapatıldığını göstermek amacı ile sunulmuştur. Bu çalışmada gerçekleştirilen güç-gecikme değerlerini daha iyi yapmak için gereken sonraki adımlardan da ayrıca bahsedilmiştir.

Özet (Çeviri)

Threshold detection is a fundamental logic function that has broad use in arithmetic processors, and other digital applications. Thus, any improvement in threshold detection in terms of power and/or delay contributes significantly to the field of digital circuit design. A recently reported parallel integer multiplier architecture, ABACUS, uses column compression networks to compress partial products through the final addition network. Architecture of column compression network of ABACUS is suitable for threshold logic use. Architecture of ABACUS enables a higher order of optimization with the use of threshold logic than conventional multipliers. In this study, we investigate the opportunity to optimize power-delay performance of ABACUS through threshold detection circuits in order to close a previously identified gap with Wallace Tree Multiplier (WTM). We study digital (CMOS-based) threshold detection solutions that are Compound-CMOS, transmission-gate, gate-level based, as well as analog solutions which are voltage-, current- and charge-based designs. Solutions are compared first for power-delay performance as the number of inputs and threshold values change. Threshold logic that provides the best power-delay product is then used to implement the ABACUS multiplier, which is compared with the conventional Wallace Tree Multiplier in terms of power-delay performance. At the end of this work, (i) accurate trend-lines were extracted to project best threshold logic circuit implementations as the number of inputs grows, (ii) solutions were used in a novel multiplication circuit (ABACUS) in order to measure performance in application, (iii) pre-layout, post-layout simulations and on-chip measurements for ABACUS architecture with threshold logic was presented to demonstrate that the performance gap with basic WTM implementation has indeed been closed through threshold logic. Further optimizations for better yield on power-delay product were also addressed.

Benzer Tezler

  1. Energy and delay trade-offs in arithmetic circuits: Methodologies and optimizations

    Aritmetik devrelerdeki enerji-performans ilişkisi: Methodlar ve optimizasyonlar

    DURSUN BARAN

    Doktora

    İngilizce

    İngilizce

    2011

    Elektrik ve Elektronik MühendisliğiThe University of Texas at Dallas

    Elektrik ve Bilgisayar Mühendisliği Ana Bilim Dalı

    PROF. DR. VOJİN G. OKLOBDZİJA

  2. DSP tabanlı bir sistem ile anahtarlamalı relüktans motorunun kontrolu

    DSP based control of switched reluctance motor

    İZEL ÇİPRUT

    Yüksek Lisans

    Türkçe

    Türkçe

    1994

    Elektrik ve Elektronik Mühendisliğiİstanbul Teknik Üniversitesi

    PROF.DR. R. NEJAT TUNCAY

  3. Antenna analysis/design and propagation channel modeling for MIMO wireless communication systems

    MIMO kablosuz haberleşme sistemleri için anten analizi/tasarımı ve yayılım kanalı modellemesi

    CELAL ALP TUNÇ

    Doktora

    İngilizce

    İngilizce

    2009

    Elektrik ve Elektronik Mühendisliğiİhsan Doğramacı Bilkent Üniversitesi

    Elektrik ve Elektronik Mühendisliği Bölümü

    PROF. DR. AYHAN ALTINTAŞ

  4. Wave component sampling method for high performance pipelined circuits

    Yüksek performanslı boru hattı mimarili devreler için dalga elemanı örnekleme metodu

    REFİK SEVER

    Doktora

    İngilizce

    İngilizce

    2011

    Elektrik ve Elektronik MühendisliğiOrta Doğu Teknik Üniversitesi

    Elektrik ve Elektronik Mühendisliği Bölümü

    PROF. DR. MURAT AŞKAR

  5. Aşırı akım röle koordinasyonuna etki eden güç sistem bileşenlerinin izlenmesi ve analizi

    Monitoring and analysis of power system components affecting overcurrent relay coordination

    İSHAK ÖZER

    Yüksek Lisans

    Türkçe

    Türkçe

    2023

    Elektrik ve Elektronik MühendisliğiErzurum Teknik Üniversitesi

    Elektrik-Elektronik Mühendisliği Ana Bilim Dalı

    DR. ÖĞR. ÜYESİ ALİ ÜNLÜTÜRK