Energy and delay trade-offs in arithmetic circuits: Methodologies and optimizations
Aritmetik devrelerdeki enerji-performans ilişkisi: Methodlar ve optimizasyonlar
- Tez No: 782792
- Danışmanlar: PROF. DR. VOJİN G. OKLOBDZİJA
- Tez Türü: Doktora
- Konular: Elektrik ve Elektronik Mühendisliği, Electrical and Electronics Engineering
- Anahtar Kelimeler: Belirtilmemiş.
- Yıl: 2011
- Dil: İngilizce
- Üniversite: The Unıversıty Of Texas At Dallas
- Enstitü: Yurtdışı Enstitü
- Ana Bilim Dalı: Elektrik ve Bilgisayar Mühendisliği Ana Bilim Dalı
- Bilim Dalı: Elektrik Mühendisliği Bilim Dalı
- Sayfa Sayısı: Belirtilmemiş.
Özet
Üretim teknolojisi kaynaklı ilerlemelerden elde edilen enerji tasarrufu mevcut VLSI sistemlerinin enerji tüketimini kontrol edebilmek için yeterli kazanım sağlayamamaktadır. Mevcut işlemci yapılarındaki yüksek güç tüketim problemini çözmek için, bütünsel bir optimizasyon çerçevesi geliştirilmiştir. Sistem yapısı, devre topolojisi, hücre büyüklükleri ve diğer teknoloji ila alakalı tasarım parametreleri hesaba katılarak bütünsel bir optimizasyon gerçekleştirilmektedir. Bu amaç doğrultusunda, yüksek performans gereksinimli uygulamalar için devre tasarım teknikleri geliştirilmiştir. Önerilen tekniklerin ana iki amacı vardır ve bunlar kritik devre hat karmaşıklığının azaltılması ve diğer devre yollarının karmaşıklığının eşitlenmesidir. Önerilen tekniklerle geliştirilen devre yapıları enerji verimli tasarımlara aday olarak kabul edilir. Optimizasyondaki son aşamada hücre büyüklükleri ve gerilim değerleri belirlendikten sonra en uygun enerji verimli devre yapısına karar verilir. Bu amaç için hızlı sonuç verebilen bir hücre büyüklüğünü belirleme algoritması (sabit evre çaba oranlı) geliştirilmiştir. Bu algoritma ile toplam devre çaba gecikmesi devreye yeniden dağıtılarak aynı performansta daha düşük enerji tüketimi hedeflemektedir. Önerilen algoritmanın çalışma süresi devredeki mantıksal devre elemanı sayısı ile doğru orantılıdır. Önerilen algoritmayı kullanarak ciddi anlamda optimizasyon çalışma süresinde iyileşme sağlanmıştır. Geliştirilen optimizasyon çerçevesi paralel toplayıcı ve çarpıcı devrelere uygulanmıştır. Önerilen tekniklerin 64-bit toplayıcı devrelere uygulanması ile mevcut yapılara göre 4.5 kata kadar enerji düşümü sağlanmıştır. Statik, domino ve karışık domino mantıksal aileler kullanılarak enerji verimli toplayıcı yapıları geliştirilmiştir. Gelecekteki teknoloji noktaları için de önerilen tekniklerin kazanımları incelenmiştir. Benzer bir analiz paralel çarpıcı devreler için de yapılmıştır. 16x16-bit seri, tek ve iki çevrimli paralel çarpıcı devreler önerilen teknikler kullanılarak optimize edilmiştir. Tek çevrimli 16x16-bit paralel çarpıcı devrelerde, geliştirilen 3:2 ve 4:2 kompresör tasarımları kullanılarak %20'ye kadar enerji tasarrufu sağlanmıştır. Son olarak, 45nm CMOS teknolojisinde statik mantıksal devre ailesi kullanarak 4-seviyeli FIR (Sayısal Sonlu Dürtü Yanıt) filtre tasarlanmıştır. Bu çalışmada, önerilen optimizasyon çerçevesi kullanılarak enerji verimli tasarımlar üretilmiştir.
Özet (Çeviri)
Technology scaling cannot provide sufficient amount of energy reduction to keep control of the energy consumption of the current VLSI systems. In order to solve the problem of the high power dissipation of current processors, a complete optimization framework is developed. The system architecture, circuit topology, gate sizes and the technology related parameters are optimized jointly. For this purpose, circuit design methodologies are developed for demanded applications. The developed circuit design techniques target two objectives namely critical path complexity reduction of the circuit and the equalization of the signal path complexities. The generated circuit topologies are candidates for the energy efficient design. The final determination of the best circuit topology is made after optimizing the gate sizes and the voltage supply of the design. For this purpose, a quick circuit sizing algorithm (Constant Stage Effort Ratio) is developed. The algorithm redistributes the effort delay through the circuit to reduce the energy consumption at the same performance. The run-time of the developed algorithm linearly depends on the number of the logic gates in the circuit. By using the developed algorithm, a considerable amount of the run-time improvement is obtained. The developed optimization framework is applied to the parallel prefix adders and parallel multipliers. Up to 4.5X energy saving is obtained by the use of the design methodologies in 64-bit parallel adders over existing designs. Energy-efficient parallel adder structures are developed for static, domino and compound domino logic families. The suitability of the developed design techniques are explored in future technology nodes as well. Similar analysis is performed to the parallel multipliers. 16x16-bit serial, single-cycle parallel and two-cycle parallel multiplier structures are optimized using the developed optimization flow. Up to 20% energy reduction is obtained in static single-cycle 16x16-bit parallel multipliers by the help of the novel 3:2 and 4:2 compressor designs. Finally, a 4-tap FIR (Finite Impulse Response) filter is designed in static logic family at 45nm CMOS technology. The most energy-efficient designs are generated by the developed optimization framework.
Benzer Tezler
- Tam elektrikli araçlarda pil yangınları ve etkin söndürme sistemlerinin incelenmesi
An investigation of battery fires in fully electric vehicles and effective suppression systems
ONUR MAMMACIOĞLU
- Comparative analysis of autopilot architectures for air defense missiles
Hava savunma füzeleri için otopilot mimarilerinin karşılaştırmalı analizi
MERVE ÇELİKBUDAK ALTINTAŞ
Yüksek Lisans
İngilizce
2024
Orta Doğu Teknik ÜniversitesiElektrik ve Elektronik Mühendisliği Ana Bilim Dalı
Yükleniyor...
- Multi-objective optimization of swirl burner with premixed ammonia/hydrogen flame
Ön karışımlı amonyak/hidrojen alevine sahip girdaplı yakıcının çok hedefli optimizasyonu
MEHMET ANIL GÜLŞAN
- Otomatik yineleme istemeli işbirlikli iletimde enerji hasatlama
Energy harvesting in arq-based cooperative communication
EMİRHAN ÖZGÜN
Yüksek Lisans
Türkçe
2018
İstanbul Teknik ÜniversitesiElektronik ve Haberleşme Mühendisliği Ana Bilim Dalı
Yükleniyor...
- ENHANCING SPECTRUM SHARING EFFICIENCY IN COGNITIVE RADIO NETWORKS THROUGH MATLAB OBSERVATIONS AND QUANTITATIVE ANALYSIS
MATLAB GÖZLEMLERİ VE KANTİTATİF ANALİZ YOLUYLA BİLİŞSEL RADYO AĞLARINDA SPEKTRUM PAYLAŞIM VERİMLİLİĞİNİN ARTIRILMASI
AHMED MOHAMMED FAWZI AL-JA'FAR
Yüksek Lisans
İngilizce
2023
Altınbaş ÜniversitesiElektrik ve Bilgisayar Mühendisliği Ana Bilim Dalı
Yükleniyor...