Geri Dön

Low phase noise frequency synthesizer

Düşük faz gürültülü frekans sentezleyicisi

PDF İndir

  1. Tez No: 438752
  2. Yazar: IHSAN F. I. ALBITTAR
  3. Danışmanlar: Assist. Prof. Dr. HAKAN DOĞAN
  4. Tez Türü: Yüksek Lisans
  5. Konular: Elektrik ve Elektronik Mühendisliği, Electrical and Electronics Engineering
  6. Anahtar Kelimeler: Belirtilmemiş.
  7. Yıl: 2016
  8. Dil: İngilizce
  9. Üniversite: İstanbul Şehir Üniversitesi
  10. Enstitü: Fen Bilimleri Enstitüsü
  11. Ana Bilim Dalı: Elektronik ve Bilgisayar Mühendisliği Ana Bilim Dalı
  12. Bilim Dalı: Belirtilmemiş.
  13. Sayfa Sayısı: 119

Özet

Zaman verimli bütün bir faz kilitlemeli döngü frekans sentezleyici PLL tasarımı, sistem performansını etkileyen her bir alt blogun ideal olmayan etkileri hakkında iyi bir bilgi birikimi gerektirir. Bu tez kablosuz vericilerde kullanılmak üzere tasarlanmıs RF frekans sentezleyicileri farklı yönleriyle inceleyen bir çalışmadır. Ayrıca, sistemin gürültü performansını artırmak amacıyla referans saat için görev döngüsü düzelticiler, referans frekans çarpıcı tasarımı ve gerilim kontrollü osilatörlere bias akımı sağlamaya yönelik yeni teknikler önerilmistir. Öncelikle, farklı blokların sistem seviyesi davranışı, faz gürültüsü kavramı bakış açısıyla MATLAB'da analiz edilmiştir ve simülasyonları tamamlanmıştır. Daha sonra transistor seviyesinde tasarımı UMC 65nm CMOS teknolojisi kullanılarak, 1.2-V, 2.5-V ve 3.3-V besleme gerilimlerine uygun olarak çalışabilen şekilde gerçeklenmiştir. Programlanabilir referans frekans aralığı 40MHz'den 640MHz'e kadar değiştirilerek çalısma frekansı 2GHz ile 2.5GHz aralığında degiştirilebilmektedir. Referans çarpım faktörü olarak 16 kullanılarak, 40MHz referans frekansı ve 2.16GHz çıkış frekansıyla 10KHz ile 10MHz aralığında ulaşılabilen tümleşik RMS faz seğirmesi 246fs'dır.

Özet (Çeviri)

The time-efficient design of a complete phase-locked loop (PLL) frequency synthesizer requires good knowledge of non-ideal effects of each sub-block on the system performance. This thesis is an attempt to study the different aspects of the design of RF frequency synthesizers to be used in wireless transceivers. New techniques for duty cycle correction for the reference clock, reference frequency multiplier design and biasing method to regulate the voltage controlled oscillator current were proposed in order to improve the noise performance of the system. Moreover, a new technique for automatic bands calibration for fast PLL locking is also presented. First, the system level behavior of different blocks from the phase noise point of view were analyzed and simulated in MATLAB. Secondly, the transistor level design was implemented in 65nm UMC CMOS process, operating with voltage supplies of 1.2-V, 2.5-V, and 3.3-V. The operational frequency range was from 2GHz to 2.5GHz with a programmable reference frequency from 40MHz to 640MHz. The achieved integrated RMS phase jitter from 10KHz to 10MHz with 40MHz reference frequency and a reference multiplication factor of 16 at 2.16GHz output frequency is 246fs. The output frequency range and performance specifications (power consumption, phase noise, and locking speed) for the proposed design makes it a competitive solution for Cellular and ISM Band applications (GSM, 4G, WiFi, etc.) when compared to current implementations.

Benzer Tezler

  1. Tez No

    578661

    Design of phase-locked loop based radio frequency synthesizer

    Faz-kilitlemeli çevrim tabanlı radyo frekans sentezleyici tasarımı

    OSMAN YURDAKUL

    Yüksek Lisans

    İngilizce

    İngilizce

    2019

    Elektrik ve Elektronik MühendisliğiGebze Teknik Üniversitesi

    Elektronik Mühendisliği Ana Bilim Dalı

    DR. ÖĞR. ÜYESİ ÖNDER ŞUVAK

  2. Tez No

    255573

    Design and implementation of low phase noise phase locked loop based local oscillator

    Düşük faz gürültülü faz kilitlemeli döngü tabanlı yerel osilatör tasarımı ve gerçekleştirimi

    MUHSİN ALPEREN BÖLÜCEK

    Yüksek Lisans

    İngilizce

    İngilizce

    2009

    Elektrik ve Elektronik MühendisliğiOrta Doğu Teknik Üniversitesi

    Elektrik-Elektronik Mühendisliği Ana Bilim Dalı

    DOÇ. DR. ŞİMŞEK DEMİR

    PROF. NEVZAT YILDIRIM

  3. Tez No

    762012

    Design of voltage controlled oscillator and integer-N divider for 5G frequency synthesizer application

    5G frekans sentezleyici uygulaması için voltaj kontrollü osilatör ve tamsayı-N bölücü tasarımı

    NEZİH KAAN VEZİROĞLU

    Yüksek Lisans

    İngilizce

    İngilizce

    2022

    Elektrik ve Elektronik MühendisliğiSabancı Üniversitesi

    Elektronik Mühendisliği Ana Bilim Dalı

    PROF. DR. YAŞAR GÜRBÜZ

  4. Tez No

    761607

    10.5 GHz GPS disiplinli yüksek performanslı frekans sentezleyici (DRO) modelleme ve gerçeklenmesi

    Modelling and realization of a 10.5 GHz GPS disciplined high-performance frequency synthesizer (DRO)

    ÇAĞRI BİÇİCİ

    Doktora

    Türkçe

    Türkçe

    2022

    Elektrik ve Elektronik MühendisliğiSakarya Üniversitesi

    Elektrik-Elektronik Mühendisliği Ana Bilim Dalı

    PROF. DR. OSMAN ÇEREZCİ

  5. Tez No

    472415

    Design and simulation of sigma delta fractional N-PLL modulator using advanced design system (ADS)

    Gelişmiş dizayn sisteminde kullanılan sigma-delta kısmı N-PLL modülatörünün simülasyon ve dizaynı

    HARITH NAZAR MUSTAFA AL-NUAIMI

    Yüksek Lisans

    İngilizce

    İngilizce

    2017

    Elektrik ve Elektronik MühendisliğiSüleyman Demirel Üniversitesi

    Elektronik ve Haberleşme Mühendisliği Ana Bilim Dalı

    PROF. DR. SELÇUK ÇÖMLEKÇİ

Geri Dön