Geri Dön

A 65 nm CMOS low-power phase-locked loop design for 5g nr78 mobile applications

5g nr78 mobil uygulamaları için 65 nm CMOS düşük güç tüketimli faz kilitlemeli döngü tasarımı

PDF İndir

  1. Tez No: 955606
  2. Yazar: BORA BATUHAN İŞGÖR
  3. Danışmanlar: DOÇ. DR. NİL BANU TARIM
  4. Tez Türü: Yüksek Lisans
  5. Konular: Elektrik ve Elektronik Mühendisliği, Electrical and Electronics Engineering
  6. Anahtar Kelimeler: Belirtilmemiş.
  7. Yıl: 2025
  8. Dil: İngilizce
  9. Üniversite: İstanbul Teknik Üniversitesi
  10. Enstitü: Lisansüstü Eğitim Enstitüsü
  11. Ana Bilim Dalı: Elektronik ve Haberleşme Mühendisliği Ana Bilim Dalı
  12. Bilim Dalı: Elektronik Mühendisliği Bilim Dalı
  13. Sayfa Sayısı: 137

Özet

Modern mobil sistemlerde yüksek hızlı ve düşük gecikmeli iletişim ihtiyacının artması, enerji açısından verimli ve yüksek performanslı frekans sentezleyicilerinin geliştirilmesini zorunlu kılmaktadır. Kablosuz haberleşmede artan kullanıcı sayısı ve talep edilen hızlı haberleşme, kararlı sistem dinamikleri ve düşük gecikme ihtiyacı yakın dönemde artmıştır. Bu kapsamda haberleşme sektöründe beşinci nesil (fifth generation, 5G) teknolojisini kullanan sistem sayısı artmıştır. Arz adeline zorlu sistem ihtiyaçları, 5G altyapısını kullanan kablosuz radyo frekansı (radio frequency, RF) alıcı sistemlerinin tasarımını zorlaştırmaktadır. Hem veri iletimi hem de veri alımı sırasında kullanılan faz kilitlemeli çevrim bloğu alıcı sistemlerinin en önemli bloklarından biridir. Faz kilitlemeli çevrim devreleri kablosuz sistemler ve 5G haberleşme uygulamalarında geniş kullanım alanına sahiptir. Kablosuz haberleşme sistemlerindeki ana görevi yerel osilatörün geniş bir frekans aralığında çalışmasını mümkün kılmaktır. Bu tez çalışması, 5G yeni radyo (new radio, NR) n78 frekans bandında çalışan uygulamalar için optimize edilmiş, düşük güçlü bir faz kilitlemeli çevrim mimarisinin tasarımına ve analizine odaklanmaktadır. 5G NR sistemlerinde n78 frekans bandı, 3300–3800 MHz aralığını kapsayan orta bant spektrumunda yer almakta olup, hem geniş kapsama alanı hem de yüksek veri iletim hızı arasında dengeli bir performans sunmaktadır. Özellikle yoğun kentleşmiş bölgelerde, n78 bandı sayesinde kullanıcı başına düşen bant genişliği artırılarak servis kalitesi iyileştirilebilmektedir. Ayrıca, bu frekans bandı küresel ölçekte birçok ülke tarafından benimsenmiş olup, cihaz ve altyapı uyumluluğu açısından da avantaj sağlamaktadır. Faz kilitlemeli çevrim devreleri 5G haberleşme sistemlerinde, özellikle RF alıcı-verici yapılarında temel bir bileşen olarak görev yapmaktadır. Sinyal sentezleyici olarak işlev gören faz kilitlemeli çevrim sistemleri, hedef frekansta kararlı ve düşük gürültülü bir osilatör sinyali üretmekte kullanılır. Bu yönüyle, hem taşıyıcı frekans üretimi hem de kanal seçiminde yüksek doğruluk sağlar. n78 gibi yüksek frekanslı bantlarda, frekans kararlılığı ve spektral saflık gereksinimleri daha da belirgin hâle geldiğinden, faz kilitlemeli çevrim tasarımı doğrudan sistemin genel performansını etkiler. Ayrıca, 5G alıcı-verici mimarisinde farklı modlara hızlı geçiş ve geniş frekans kapsama alanı gerekliliği göz önüne alındığında, hızlı frekans ayarlama, düşük faz gürültüsü ve düşük güç tüketimi gibi kriterler doğrultusunda optimize edilmiş faz kilitlemeli çevrim yapıları, sistemin güvenilirliği açısından kritik rol oynamaktadır. Faz kilitlemeli çevrim, geri beslemeye dayalı çalışan, sinyalin frekans ve fazını kontrol etmek amacıyla kullanılan temel bir elektronik sistemdir. Bu yapı faz algılayıcı, döngü filtresi, gerilimle kontrol edilen osilatör ve bir frekans bölücüden oluşur. Faz algılayıcı, referans sinyali ile osilatörden elde edilen çıkış sinyali arasındaki faz farkını tespit eder ve bu farkı temsil eden bir hata sinyali üretir. Üretilen bu sinyal, alçak geçiren filtre aracılığıyla düzeltilerek gerilimle kontrol edilen osilatör bloğuna yönlendirir. Bu giriş sinyali, osilatör frekansının değişmesine sebebiyet olur. Bu süreç, çıkış frekansının referans sinyali ile faz uyumu sağlayana kadar devam eder. Çalışma içerisinde faz kilitlemeli çevrimin çalışma prensibini sağlam temellere oturtmak amacıyla kuramsal bir arka plan oluşturulmuştur. Döngü dinamikleri ve kararlılık kriterleri detaylı biçimde ele alınmıştır. Sistemin davranışı, zaman ve frekans düzleminde analizler ile birlikte matematiksel gürültü modellemeleri kullanılarak incelenmiştir. Sistemin performansını gözlemlemek ve iyileştirmek amacıyla çeşitli analizler gerçekleştirilmiştir. Tasarım metodolojisi; faz-frekans detektörü, şarj pompası, döngü filtresi, gerilim kontrollü osilatör ve frekans bölücü gibi faz kilitlemeli çevrim sistemlerinin ana bloklarının tasarımlarını içermektedir. Faz kilitlemeli çevrim sisteminin faz gürültüsünü azaltmak ve çalışma performansını iyileştirmek amacıyla her bir blok için ayrı analizler yapılmıştır. Güç tüketimi, faz gürültüsü ve besleme hassasiyeti gibi konular arasındaki tasarımda birbirine bağlı olan ilişkiler tartışılmıştır. Faz kilitlemeli çevrim yapısında en kritik bloklardan biri olan indüktans-kapasitans (inductor-capacitor, LC) tabanlı gerilim kontrollü osilatör tasarımı, hem yüksek frekans doğruluğu hem de düşük faz gürültüsü sağlamak açısından büyük önem taşımaktadır. Ancak LC osilatör tasarımında karşılaşılan temel zorluklar, yüksek kalite faktörüne (quality, Q) sahip pasif bileşenlerin entegre devre düzeyinde gerçekleştirilmesi ve bu bileşenlerin oluşturduğu parazitik etkilerin azaltılmasıdır. Osilatörde kullanılan değişken kapasite elemanları, geniş frekans ayar aralığı sağlamak için vazgeçilmezdir; ancak bu yapı aynı zamanda faz gürültüsünü artırma riski taşır. Bu nedenle çalışmada, osilatör tasarımında düşük kazançlı ve ters çalışma bölgesinde çalışan N-kanallı metal-oksit yarı iletken (N-channel metal-oxide-semiconductor, NMOS) transistörler tercih edilerek hem frekans ayar genişliği artırılmış hem de faz gürültüsü iyileştirilmiştir. Ayrıca, sabit kapasitörlerin azaltılması ve indüktans değerinin yükseltilmesiyle güç tüketimi düşürülmüş; bu sayede performans ve enerji tüketimi arasında bir denge sağlanmıştır. Şarj pompası ve faz-frekans detektörü, geri beslemeli döngünün kararlılığını ve kilitlenme süresini doğrudan etkileyen temel bileşenlerdir. Bu çalışmada, basit yapılı bir şarj pompası mimarisi tercih edilerek devre karmaşıklığı azaltılmış ve yüksek anahtarlama hızı ile düşük akım kullanımı sağlanmıştır. Döngü filtresi olarak ikinci dereceden ve hem tip II hem de tip III yapıya uyumlu bir analog filtre kullanılmıştır. Filtre, kararlılık açısını artırarak daha geniş bir faz marjı elde edilmesine olanak tanımaktadır. Faz-frekans detektörü, dinamik aralık ve düşük kilitlenme süresi açısından optimize edilmiş, sıfır gecikmeli çıkış üretimi hedeflenerek tasarlanmıştır. Tüm bu bloklar arasındaki sinyal bütünlüğünü sağlamak adına, düğüm kapasiteleri ve zaman sabitleri dikkatle belirlenmiştir. Böylece, düşük jitter ve hızlı kilitlenme performansı için tüm bileşenler arasında uyumlu bir çalışma sağlanmıştır. Faz kilitlemeli çevrim sisteminin önemli bir bloğu olan frekans bölücü yapısı özellikle osilatörden gelen yüksek frekanslı sinyallerin daha düşük frekanslara dönüştürülmesinde temel rol oynamaktadır. Bu bağlamda kullanılan tasarım hem gecikme süresi hem de gürültüsüz bir sinyalin üretimi tasarım açısından çeşitli zorluklar içermektedir. Özellikle yüksek frekanslı sinyallerin doğru şekilde işlenebilmesi için giriş işaretine duyarlı hızlı tepki süresi ve en önemlisi yüksek frekansı bölücüden izole edebilecek yapılar tercih edilmelidir. Bu çalışmada, yarı saydam tetikleme yapıları ile donatılmış D tipi latch mimarileri kullanılarak bölücünün performansı artırılmıştır. Ayrıca osilatör ile bölücü arasına izolasyon devresi tercih edilmiştir. Dengeli yük paylaşımı ve simetrik geçiş süreleri sağlanarak, yüksek frekanslarda kararlı bir bölme işlemi gerçekleştirilmiştir. Her bir bloğun başarılı bir şekilde tasarımı ve simülasyonunun ardından tüm bloklar tamamlayıcı bir faz kilitlemeli çevrim sistemi için entegre edilmiştir. Tasarım, Tayvan yarı iletken üretim şirketi (Taiwan semiconductor manufacturing company, TSMC) 65 nm tamamlayıcı metal-oksit yarı iletken (complementary metal-oxide-semiconductor, CMOS) teknolojisi kullanılarak gerçekleştirilmiş ve Cadence Virtuoso aracı ile simüle edilmiştir. Sistem seviyesinde simülasyonlar gerçekleştirilerek genel işlevsellik doğrulanmış ve tasarımın 5G standartlarıyla uyumu değerlendirilmiştir. Mevcut akademik çalışmalar incelendiğinde, n78 frekans bandı için özel olarak geliştirilmiş CMOS tabanlı faz kilitlemeli çevrim çalışmasına rastlanmamıştır. Tasarım, güç tüketimi ile gürültü performansı arasında etkili bir denge sağlamaktadır. Tasarlanan CMOS faz kilitlemeli çevrim sistemi 500 MHz ayarlanabilir frekans aralığını çalışarak n78 bandını etkin şekilde kapsamaktadır ve ilgili standartların tüm gerekliliklerini karşılamaktadır. Elde edilen sonuçlar, tasarlanan mimarinin 5G n78 bandı uygulamaları için uygunluğunu doğrulamaktadır. Nihai tasarım, 1 MHz sapma frekansında -116.8 dBc/Hz faz gürültüsü ve 6.7968 mW toplam güç tüketimi ile başarılı performans göstermektedir.

Özet (Çeviri)

The increasing demand for high-speed, low-latency communication in modern mobile systems necessitates the development of energy-efficient and high-performance frequency synthesizers. This thesis focuses on the design and analysis of a low-power phase-locked loop (PLL) architecture optimized for fifth-generation (5G) new radio (NR) n78 frequency band applications. The design is implemented using the Taiwan semiconductor manufacturing company (TSMC) 65nm complementary metal-oxide-semiconductor (CMOS) process and simulated via the Cadence Virtuoso. The study begins with an overview of the fundamental importance of PLLs within radio frequency (RF) transceiver systems. Subsequently, the necessary background information regarding the targeted 5G NR n78 band standards for the design is provided. A theoretical background is also developed to establish a solid understanding of PLL operation, including loop dynamics and stability criteria. In the sequel, mathematical noise modeling and time- and frequency-domain analysis are used to study system behavior. Additionally, several other analysis are discussed to observe and enhance the performance of the loop. The design methodology involves constructing individual PLL building blocks, including the phase-frequency detector, charge pump, loop filter, voltage-controlled oscillator and frequency divider. Individual block analyses are discussed to improve overall system performance, with a particular focus on reducing the phase noise of the loop. Trade-offs among power consumption, phase noise, and supply sensitivity are also examined. Following the successful design and simulation of each block, the components are integrated into a complete PLL loop. System-level simulations are conducted to verify functionality and evaluate performance against typical 5G standards. The design demonstrates effective trade-offs between power efficiency and noise performance. The implemented CMOS PLL effectively covers the n78 band with a 500 MHz tuning range and meets all the standard's requirements. This work is motivated by the lack of existing studies on CMOS-based PLLs explicitly designed for the n78 band in 5G NR systems according to literature review. The outcomes of the design architecture confirms the suitability for 5G n78 band applications. The final design achieves a phase noise of -116.8 dBc/Hz at 1 MHz offset and the total power consumption of 6.7968 mW.

Benzer Tezler

  1. Tez No

    438752

    Low phase noise frequency synthesizer

    Düşük faz gürültülü frekans sentezleyicisi

    IHSAN F. I. ALBITTAR

    Yüksek Lisans

    İngilizce

    İngilizce

    2016

    Elektrik ve Elektronik Mühendisliğiİstanbul Şehir Üniversitesi

    Elektronik ve Bilgisayar Mühendisliği Ana Bilim Dalı

    Assist. Prof. Dr. HAKAN DOĞAN

  2. Tez No

    512340

    The behoavioral modeling and an application of SAR ADC

    SAR ADC'nin davranışsal modeli ve uygulaması

    MERİÇ ECE ZEDELİ

    Yüksek Lisans

    İngilizce

    İngilizce

    2018

    Elektrik ve Elektronik Mühendisliğiİstanbul Teknik Üniversitesi

    Elektronik Mühendisliği Ana Bilim Dalı

    PROF. DR. ALİ TOKER

  3. Tez No

    589953

    CMOS tabanlı memristör okuma devresi tasarımı

    Design of CMOS based memristor readout integrated circuits

    ŞEYMA SONGÜL ÖZDİLLİ

    Yüksek Lisans

    Türkçe

    Türkçe

    2019

    Elektrik ve Elektronik MühendisliğiHacettepe Üniversitesi

    Elektrik-Elektronik Mühendisliği Ana Bilim Dalı

    DR. ÖĞR. ÜYESİ DİNÇER GÖKCEN

  4. Tez No

    419034

    8-BIT 1 GS/S ADC architecture and 4-BIT flash ADC for +10 GS/S time interleaved ADC in 65nm CMOS technology

    +10 GS/S zaman aralıklı ADC için 65nm CMOS teknolojisinde 8-BIT 1 GS/S ADC yapısı ve 4-BIT flash ADC

    ALPER AKDİKMEN

    Yüksek Lisans

    İngilizce

    İngilizce

    2015

    Elektrik ve Elektronik Mühendisliğiİstanbul Teknik Üniversitesi

    Elektronik ve Haberleşme Mühendisliği Ana Bilim Dalı

    PROF. DR. MÜŞTAK ERHAN YALÇIN

  5. Tez No

    461697

    Modern haberleşme sistemlerinde kullanılan sıralı anten dizileri için minyatür faz kaydırma devrelerinin tasarımı

    The design of prototype digital phase shifter circuits for consequent antenna series used in modern communication systems

    ERCAN ATASOY

    Doktora

    Türkçe

    Türkçe

    2017

    Elektrik ve Elektronik Mühendisliğiİstanbul Üniversitesi

    Elektrik-Elektronik Mühendisliği Ana Bilim Dalı

    PROF. DR. BEKİR SIDDIK BİNBOĞA YARMAN

Geri Dön