Design of voltage controlled oscillator and integer-N divider for 5G frequency synthesizer application
5G frekans sentezleyici uygulaması için voltaj kontrollü osilatör ve tamsayı-N bölücü tasarımı
- Tez No: 762012
- Danışmanlar: PROF. DR. YAŞAR GÜRBÜZ
- Tez Türü: Yüksek Lisans
- Konular: Elektrik ve Elektronik Mühendisliği, Electrical and Electronics Engineering
- Anahtar Kelimeler: Belirtilmemiş.
- Yıl: 2022
- Dil: İngilizce
- Üniversite: Sabancı Üniversitesi
- Enstitü: Fen Bilimleri Enstitüsü
- Ana Bilim Dalı: Elektronik Mühendisliği Ana Bilim Dalı
- Bilim Dalı: Belirtilmemiş.
- Sayfa Sayısı: 97
Özet
5G sistemlerinde, alıcı-vericiler, saniyede çoklu gigabit veri hızları için gereken SNR'yi karşılamak için düşük faz gürültülü mmWave frekanslarında LO sinyalleri gerektirir. Ayrıca PN, algılama hatalarına neden olarak dahili parazite ve daha fazla performans düşüşüne neden olur. Bir LO sinyali üretmek için çip üzerinde birincil çözüm, belirli bir referanstan gerekli gürültü performansını karşılayan bir frekans aralığı oluşturmak için frekans sentezleyici olarak kullanılan faz kilitli bir döngüdür. VCO, faz kilitli döngüyü oluşturan bloklar arasında genel performansı en çok etkileyen integral bloktur. Bu tez, IHP SG13S teknolojisinde gerçekleştirilen Tip-II dördüncü mertebeden tamsayı-N PLL tabanlı ferkans sentezleyici için VCO ve tamsayı-N bölücü devrelerinin tasarımına odaklanmaktadır. 3 ve 4 bitlik kapasitör banklarına sahip iki farklı VCO gerçeklenmiştir. Her iki tasarım da ayar aralığını ve kalite faktörü ilişkisini kullanmak için varaktör doğrusallık kontrol yöntemi kullanır. Ölçülen 3-bitlik VCO, 9.46-11.092 GHz ayarlanma aralığına sahiptir ve merkez frekansta -114.42 dBc/Hz faz gürültüsünü, 28.7 mW güç tüketimi ve 2.38 mm2 alanda sağlar. 4-bitlik VCO benzetim sonuçlarında 30mW güç tüketimi ve 2.33 mm2 alanda, 9.5-12.02 GHz ayarrlanma aralığı ve merkez frekansta -116.2 dBc/Hz gürültrü sağlamıştır. Ayrıca VCO'nun çıkışını bölerek 100MHz'e yaklaştıran bölücü devresi incelenmiş, alan ve güç tüketimini azaltacak geliştirmeler yapılmıştır. Son olarak, gerçeklenen PLL, benzetim sonuçları doğrultusunda -108.7 dBc/hz gürültüye sahiptir ve 4.67 mm2 alan kaplamaktadır.
Özet (Çeviri)
In 5G systems, transceivers require LO signals at mmWave frequencies with low phase noise to meet the SNR required for data rates of multiple gigabits per second. In addition, the PN causes detection errors, causing internal noise, and further performance degradation. The primary on-chip solution for generating an LO signal is a phase-locked loop used as a frequency synthesizer to generate a frequency range from a given reference that meets the required noise performance. The VCO is the integral block that affects the overall performance the most among the blocks that make up the phase locked loop. This thesis focuses on designing the VCO and integer-N frequency divider circuits for Type-II fourth order integer-N PLL-based frequency synthesizer realized in IHP SG13S technology. Two different VCOs that have 3 and 4-bit capacitor banks are realized. Both designs utilize the varactor linearity control method to exploit the tuning range and the quality factor relation. The measured 3-bit VCO achieves a tuning range between 9.46 to 11.092 GHz and has a phase noise of -114.42 dBc/Hz at 1MHz offset at the center frequency with a power consumption of 28.7 mW and 2.38 mm2 area. The simulation results of the 4-bit VCO are a 9.5 to 12.02 GHz tuning range and -116.2 dBc/Hz noise at the center frequency, with a power consumption of 30mW and 2.33 mm2 area. Furthermore, the design of the divider is examined, and modifications to improve the area and power consumption are done, which performs the required division VCO output to 100MHz. Finally, the realized PLL has a simulated phase noise of -108.7 dBc/Hz and an area of 4.67 mm2.
Benzer Tezler
- High isolation double-balanced down-converter mixer combinedwith active balun and frequency synthesizer in SiGe BiCMOS for5G applications
5G uygulamalari için SiGe BiCMOS'ta aktif balun ile birleştirilmiş yüksek izolasyonlu double-balanced frekans düşürücü karistiricisi ve frekans sentezleyici
AJTEN FEJZULLAHU
Yüksek Lisans
İngilizce
2022
Elektrik ve Elektronik MühendisliğiSabancı ÜniversitesiElektronik Mühendisliği Ana Bilim Dalı
PROF. DR. YAŞAR GÜRBÜZ
- Fotovoltaik bir sistem için aralıklı tip-2 bulanık mantık denetleyici tabanlı maksimum güç noktası takibi tasarımı
Design of interval type-2 fuzzy logic controller based maximumpower point tracking for a photovoltaic system
HİLAL KARAASLAN
Yüksek Lisans
Türkçe
2022
EnerjiFırat ÜniversitesiEnerji Sistemleri Mühendisliği Ana Bilim Dalı
PROF. DR. RESUL ÇÖTELİ
- Design of various VCO topologies and performance comparison at 2.4 GHz
Farklı yapılarda VCO tasarımları ve 2.4 GHz'de performans karşılaştırması
MEHMET BATI
Yüksek Lisans
İngilizce
2013
Elektrik ve Elektronik Mühendisliğiİstanbul Teknik ÜniversitesiElektronik ve Haberleşme Mühendisliği Ana Bilim Dalı
DOÇ. DR. NİL TARIM
- Düşük faz gürültülü osilatör tasarımı
Low phase noise oscillator design
MURAT AYDIN
Yüksek Lisans
Türkçe
2013
Elektrik ve Elektronik MühendisliğiHacettepe ÜniversitesiElektrik-Elektronik Mühendisliği Ana Bilim Dalı
PROF. DR. ERDEM YAZGAN
- Design of voltage mode quadrature oscillator and sallen-key active filters using current differencing buffered amplifiers
Akım farkı alan tamponlanmış kuvvetlendirici kullanılarak gerilim modunda faz kaymalı (quadrature) osilator ve sallen-key etkin süzgeçlerinin tasarımı
CEMAL AYDIN
Yüksek Lisans
İngilizce
2005
Elektrik ve Elektronik MühendisliğiYeditepe ÜniversitesiElektrik-Elektronik Mühendisliği Ana Bilim Dalı
Y.DOÇ.DR. ALİ ÜMİT KESKİN