Column level two-step multi-slope analog to digital converter for CMOS image sensors
CMOS görüntü sensörleri için iki adımlı ve değişken rampa eğimli analog/sayısal çevirici
- Tez No: 461917
- Danışmanlar: YRD. DOÇ. FATİH KOÇER
- Tez Türü: Yüksek Lisans
- Konular: Elektrik ve Elektronik Mühendisliği, Electrical and Electronics Engineering
- Anahtar Kelimeler: Belirtilmemiş.
- Yıl: 2017
- Dil: İngilizce
- Üniversite: Orta Doğu Teknik Üniversitesi
- Enstitü: Fen Bilimleri Enstitüsü
- Ana Bilim Dalı: Elektrik-Elektronik Mühendisliği Ana Bilim Dalı
- Bilim Dalı: Belirtilmemiş.
- Sayfa Sayısı: 138
Özet
Geçtiğimiz yıllarda CMOS görüntü algılayıcı teknolojisi ciddi bir ilerleme katetmiş ve pazar payı kameraların cep telefonlarına entegrasyonu ile beraber oldukça büyüme göstermiştir. İlerleme eğilimi piksel boyutlarının küçülmesi ve piksel dizininin büyümesi yönünde devam etmektedir. Küçülen pikseller ve dizindeki piksel sayısındaki artış, resim hızını sabit tutma amacıyla satır okuma hızında artış ihtiyacını doğurmuştur. Kolon seviyesi için tasarımı gerçekleştirilen ve paralel olarak yüksek sayılarda yerleştirilen Analog/Sayısal Çeviriciler bu ihtiyaçlara cevap verebilmektedir. Bu tezde düşük güç tüketimli CMOS görüntü algılayıcıları için tasarlanmış 12-bit, kolon seviyesi, İki Adımlı-Değişken Rampa Eğimli Analog/Sayısal Çevirici mimarisi sunulmaktadır. İki Adımlı-Değişken Rampa Eğimli Analog/Sayısal Çevirici mimarisi, İki Adımlı-Sabit Eğimli Çevirici modunda CMOS görüntü algılayıcı uygulamalarında genel olarak tercih edilen Sabit Eğimli Analog/Sayısal Çevirici mimarisine kıyasla daha kısa süreli çevrimlere olanak sağlayabilmektedir. Öne sürülen tasarım İki Adımlı-viii Değişken Rampa Eğimli Analog/Sayısal Çevirici modunda ise yüksek miktarda foton akısına mağruz kalan piksellerin yüksek miktarda atım gürültüsü üretmesinden dolayı niceleme gürültüsününün düşük tutulmasına gerek olmadığı için çevrim çözünürlüğünü düşürerek çevrim hızını daha da arttırabilmektedir. Tasarım 6.7 µm piksel adımı için gerçekleştirilmiştir. Her kolon çeviricisin güç tüketimi 88 µW seviyesindedir ve 50kS/s örnekleme hızı sağlanabilmektedir. Örnek tümleşik devre ihtiyacı olan kutuplama ve zamanlama sinyallerini kendi içerisinde üretmektedir. Seri Programlama Arayüzü kullanılarak kutuplama gerilimleri DAClar yardımıyla farklı değerlere ayarlanabilmekte, zamanlama sinyalleri farklı çalışma modlarına ve hızlarına uyum sağlayacak şekilde programlanabilmektedir. Devrenin serimi 180 nm süreci ile çizilmiş ve 3.15 mm × 3.15 mm boyutlarındaki örnek tümleşik devre üretime yollanmıştır.
Özet (Çeviri)
In the past few years, CMOS image sensors has performed an enormous growth in technology and their market is broadened with the integration cameras on the cell phones. The advancement trend continues as the pixel sizes getting smaller and the array formats getting larger. With pixels decreasing in size and growing in numbers, faster row read-out speed requirements have emerged to keep frame rates constant. Column parallel ADC architectures meet these demands as they utilize large numbers of parallel conversion channels. This thesis presents the design of a 12-bit column parallel Two-Step Multi-Slope (TSMS) analog to digital converter for low power CMOS image sensors. TSMS ADC architecture enables larger conversion speeds compared to widely implemented Single Slope architecture on its Two-Step Single-Slope (TSSS) mode. Proposed design can achieve even larger readout speeds in the TSMS mode, where it exploits the relaxed quantization noise requirements for larger shot noise, introduced to the circuitry byvi pixels subject to a large photon flux, by reducing the conversion resolution and increasing the conversion speed. The design is realized for pixel pitch of 6.7µm. Power consumption per column ADC is 88 µW and sampling speeds larger than 50kS/s is supported. The prototype IC generates timing and biasing signals on its own. Using SPI interface, bias voltages can be trimmed with the help of DACs and timing signals can be programmed to adapt different operation modes and speeds. Layout of the design is drawn using 180nm process and 3.15 mm × 3.15 mm sized prototype IC is sent to multi-project-wafer MPW run for fabrication.
Benzer Tezler
- Çok kanallı sismik verilerde tekrarlı yansımaların bastırılması
Multiple elimination in the multichannel marine seismic reflection data
MEHMET SARPER CELASUN
Yüksek Lisans
Türkçe
2019
Jeofizik Mühendisliğiİstanbul Teknik ÜniversitesiJeofizik Mühendisliği Ana Bilim Dalı
DOÇ. DR. NESLİHAN OCAKOĞLU GÖKAŞAN
- Elastoplastik şekil değiştiren sistemlerin burkulma sonrası davranışlarının incelenmesi
Başlık çevirisi yok
CİHAN KÜTÜK
Yüksek Lisans
Türkçe
1998
İnşaat Mühendisliğiİstanbul Teknik ÜniversitesiYapı Ana Bilim Dalı
PROF. DR. ERKAN ÖZER
- Modelling, identification and passivity-based control of 6 dof industrial robot
6 serbestlik dereceli endüstriyel robotun modellenmesi, tanılanması ve pasiflik tabanlı kontrolü
MEHMET ALİ AKBULUT
Yüksek Lisans
İngilizce
2020
Bilgisayar Mühendisliği Bilimleri-Bilgisayar ve Kontrolİstanbul Teknik ÜniversitesiMakine Mühendisliği Ana Bilim Dalı
DOÇ. DR. ZEKİ YAĞIZ BAYRAKTAROĞLU
- Çapraz yay gruplarını kullanan yeni bir sismik yalıtım sistemi
A new seismic isolation system made of spring tube braces
VAROL KARAYEL
Doktora
Türkçe
2016
Deprem Mühendisliğiİstanbul Teknik Üniversitesiİnşaat Mühendisliği Ana Bilim Dalı
DOÇ. DR. ERCAN YÜKSEL
- Mekansal analiz teknikleri ile çok kriterli karar verme yaklaşımı kullanılarak raylı sistem güzergah analizi
Rail system route analysis using multi criteria decision making with spatial analysis techniques
BERNA ÇALIŞKAN
Doktora
Türkçe
2023
Ulaşımİstanbul Teknik Üniversitesiİnşaat Mühendisliği Ana Bilim Dalı
PROF. DR. ALİ OSMAN ATAHAN