Geri Dön

A 6-bit time-interleaved asynchronous successive approximation register analog-to-digital converter with 1-bit redundancy in 90nm technology

90nm teknolojisinde ekstra 1-bit yedek bilgi ile 6-bit asenkron ayrık zamanlı ardışık yaklaşımlı örneksel sayısal çevirici

  1. Tez No: 478668
  2. Yazar: ARMAN GALİOĞLU
  3. Danışmanlar: PROF. DR. YAŞAR GÜRBÜZ
  4. Tez Türü: Yüksek Lisans
  5. Konular: Elektrik ve Elektronik Mühendisliği, Electrical and Electronics Engineering
  6. Anahtar Kelimeler: Belirtilmemiş.
  7. Yıl: 2017
  8. Dil: İngilizce
  9. Üniversite: Sabancı Üniversitesi
  10. Enstitü: Mühendislik ve Fen Bilimleri Enstitüsü
  11. Ana Bilim Dalı: Elektrik-Elektronik Mühendisliği Ana Bilim Dalı
  12. Bilim Dalı: Belirtilmemiş.
  13. Sayfa Sayısı: 97

Özet

Yüksek hızlı ADC mimarileri, kablosuz ve kablolu iletişim sistemleri, veri toplama sistemleri, enstrümantasyon sistemleri gibi pek çok farklı uygulamanın kalbini oluşturur. 6 bit, 700 MSps ve 1 bit fazlalıklı düşük güç ardışık yaklaşım yazmacı (SAR) analog-dijital dönüştürücü (ADC) tasarlanmış ve 90nm teknolojisinde gerçeklenmiştir. 700MSps hızı, her biri yaklaşık 178 MSps veri hızı ile çalışan 4 alt blok tam diferansiyel asenkron SAR ADC kanalının yer aldığı parallelleme ile elde edilmektedir. Tam özel dijital SAR döngü kontrol yoluyla kanal hızları artmakta ve 1 bit fazlalık ile birlikte kapasitif dijital-analog dönüştürücü (CDAC) yatışma süresi hataları azaltılmaktadır. Kapasitif DAC (CDAC) tasarımı, anahtarlama enerjisini azaltan tam diferansiyel Vcm-tabanlı anahtarlama şemasına dayanmaktadır. Zaman aralıklı parallelleme yapısı, kanallar arasındaki muhtemel zamanlama kaymalarının azalması için az sapmalı örtüşmeyen saat üretme devresi içermektedir. ADC, 1.2V güç kaynakları, 1V ve 0.5V referanslar ve 700 MHz saat ile çalışmaktadır. Bu tezde, tek kanallı, iki kanallı ve dört kanallı zaman aralıklı prototip ADC'ler tasarlanıp gerçeklenmiştir. fin

Özet (Çeviri)

High speed ADC architectures constitute the heart of many different applications such as wireless and wireline communication systems, instrumentation systems, data acquisition systems. A 6-bit, 700MSps low power successive approximation register(SAR) analog-to-digital converter (ADC) with 1-bit redundancy has been designed and fabricated in 90nm CMOS process. The speed of 700 MSps is achieved by time-interleaving four fully differential asynchronous SAR sub-ADC channels each of which achieves approximately 178 MSps data rate. A full custom digital path that speeds up the asynchronous SAR loop control path has been implemented to achieve this single channel data rate along with 1-bit redundancy to reduce the errors from settling time of the capacitive digital-to-analog converter (CDAC). The capacitive DAC (CDAC) is based on a full differential VCM-based switching scheme which reduces the overall switching energy. The time-interleaved structure includes a low-skew non-overlapping clock generation circuit to reduce possible timing skew mismatch between the interleaved channels. The ADC works with 1.2V power supplies, 1V and 0.5 V references and a 700MHz clock. Three different ADC prototypes have been implemented the single channel, two channel and four channel time-interleaved ADCs are given in this thesis. The SNDR, ENOB of the single channel ADC are 37.4dB, 5.94 bits for fin

Benzer Tezler

  1. 2.ve 3. nesil CDMA temelli mobil haberleşme protokolleri

    2.and 3. generation mobile communication protocols based on CDMA

    BARIŞ YAVUZ

    Yüksek Lisans

    Türkçe

    Türkçe

    2001

    Elektrik ve Elektronik Mühendisliğiİstanbul Teknik Üniversitesi

    PROF. DR. GÜNSEL DURUSOY

  2. Si-Ge HBT bicmos teknolojisinde 6 bit 2 kanallı ayrık zamanlı ADC tasarımı

    A 6-bit two-channel TI ADC in Si-Ge HBT bicmos technology

    VUSALA ABBASOVA

    Yüksek Lisans

    Türkçe

    Türkçe

    2023

    Elektrik ve Elektronik MühendisliğiKocaeli Üniversitesi

    Elektronik ve Haberleşme Mühendisliği Ana Bilim Dalı

    PROF. DR. ALİ TANGEL

  3. TIQ tabanlı 6 bit 2 kanalli ayrık zamanlı ADC tasarımı

    TIQ based 6-bit two-channel time interleaved ADC design

    LÜTFİYE BÜŞRA YÜREKLİ

    Yüksek Lisans

    Türkçe

    Türkçe

    2022

    Elektrik ve Elektronik MühendisliğiKocaeli Üniversitesi

    Elektronik ve Haberleşme Mühendisliği Ana Bilim Dalı

    PROF. DR. ALİ TANGEL

  4. Time interleaved sar adc design with background calibration

    Ayrık zamanlı ardışık yaklaşımlı analog sayısal çevirici tasarımı ve kalibrasyonu

    MUHAMMED YASİN ADIYAMAN

    Yüksek Lisans

    İngilizce

    İngilizce

    2018

    Elektrik ve Elektronik Mühendisliğiİstanbul Teknik Üniversitesi

    Elektronik ve Haberleşme Mühendisliği Ana Bilim Dalı

    DR. ÖĞR. ÜYESİ TUFAN COŞKUN KARALAR

  5. A wide bandwidth 8-bit 20 msps sar ADC

    Yüksek band genişlikli 8-bit 20 Msps SAR ADC

    MUSTAFA ÖZ

    Yüksek Lisans

    İngilizce

    İngilizce

    2015

    Elektrik ve Elektronik Mühendisliğiİstanbul Teknik Üniversitesi

    Elektronik ve Haberleşme Mühendisliği Ana Bilim Dalı

    DOÇ. DR. TÜRKER KÜYEL